Final projects - הנדסת מחשבים - תואר ראשון - תכן חומרה תשפ"ד

הרקע לפרויקט:

Single-cell RNA sequencing (scRNA-seq) is a cutting-edge molecular biology technique that allows researchers to analyze gene expression at the single-cell level. It enables the identification and profiling of individual cells within a complex tissue or organism, providing insights into cellular diversity, heterogeneity, and functional states. By capturing the transcriptome of individual cells, scRNA-seq has revolutionized our understanding of cell biology, developmental processes, disease mechanisms, and has immense potential for personalized medicine and therapeutic discovery.

מטרת הפרויקט:

In this project we will use published scRNA-seq datasets to study the heterogeneity between different tumor cells from renal cell carcinoma (RCC) and Wilms’ tumor patients. We will use unsupervised machine learning algorithms to cluster tumor cells based on latent biological signals as well as to infer the different gene expression regulatory networks (GERN) operating in different tumor cells.

תכולת הפרויקט:

• Survey of the relevant literature
• Application of existing and new machine learning and data analysis tools on scRNA-seq datasets
• Analysis of results

קורסי קדם:

At least one of the following (can be taken in parallel):

• Computational Biology (83665)
• Introduction to Machine Learning (83622)
• Neuro-Genomics (83675)
•  Biological data science (83414)

דרישות נוספות:

A basic first course in biology is recommended for this project.

מקורות:

1. Trink, Y.; Urbach, A.; Dekel, B.; Hohenstein, P.; Goldberger, J.; Kalisky, T. Characterization of Continuous Transcriptional Heterogeneity in High-Risk Blastemal-Type Wilms’ Tumors Using Unsupervised Machine Learning. Int. J. Mol. Sci. 2023, 24, 3532. https://doi.org/10.3390/ijms24043532
2. Heumos, L., Schaar, A.C., Lance, C. et al. Best practices for single-cell analysis across modalities. Nat Rev Genet 24, 550–572 (2023). https://doi.org/10.1038/s41576-023-00586-w
3. https://www.sc-best-practices.org/preamble.html

הרקע לפרויקט:

Gain-cell embedded DRAM (GC-eDRAM) is a dynamic storage technology that presents an alternative to standard SRAM for various applications. In this project, novel circuit techniques will be developed for GC-eDRAM based memories to improve performance, power, and area (PPA) costs.

מטרת הפרויקט:

The project outcome is a novel technique for improving the GC-eDRAM technology

תכולת הפרויקט:

This work will include the investigation of sophisticated refresh schemes, advanced write-back techniques, and others. This research project will include Virtuoso based simulation in advanced CMOS nodes

קורסי קדם:

מעגלים משולבים ספרתיים 83-313

דרישות נוספות:

The project will include Virtuoso simulations and possibly layout, digital (Verilog) design and other chip design skills.

מקורות:

1. P. Meinerzhagen, A. Teman, R. Giterman, N. Edri, A. Burg, and A. Fish, Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip. Berlin, Germany: Springer, 2018.
2. Teman A, Meinerzhagen P, Burg A, Fish A (2012) Review and classification of gain cell eDRAM implementations. In: Proc. IEEE Convention of Electrical and Electronics Engineers in Israel (IEEEI), pp 1–5

הרקע לפרויקט:

במערכות ננואלקטרוניות יש צימוד אינפורמציה מחלק אחד של המעגל (המגיעה למשל מחלקים לוגיים \מעבדים \ מאפננים) לחלקים אחרים (מעגלים אחרים \ מגברים \ אנטנות ומשדרים), פשוט בגלל שהכל "קרוב". באופן טיפוסי אנחנו מתייחסים לבעיה כבעיית אמינות (crosstalk, reliability, signal -integrity), אך בפרויקט זה נשים את המשקפת של אבטחה (security), נמדל, נסמלץ את מעבר האינפורמציה דרך כלי מידול אלקטרומגנטיים המתאימים לשבבי סיליקון מתקדמים.

מטרת הפרויקט:

מידול פליטת האינפורמציה, מימוש מעגלי הבחינה והתוצר הסופי ניתוח אלקטרומגנטי והגדרת מטריקת לכימות פליטת האינפורמציה וניתוח התוצאות.

תכולת הפרויקט:

הסטודנטים ילמדו ספרות קודמת. הסטודנטים יממשו (בעזרתנו) מעגלי "משדר" (מעגלים לוגיים הפולטים או מעבדים אינפורמציה סוגית) ומעגלי מקלט (מגבר, מאפנן ואנטנה-משדר), יאפיינו ויפעילו כלים אלקטרומגנטיים מתקדמים על גבי סביבת התכנון ויבצעו אנליזה state-of-the-art בשימוש בכלים מתקדמים אלו לניתוח זליגת אינפורמציה.

קורסי קדם:

• שימוש בכלי תכנון מעגלים למשל וירטואוזו - חובה - אז אם לקחתם קורסים מתקדמים בננו זה יכול לעזור.
• ידע באנלוג -ייתרון אך לא חובה

דרישות נוספות:

רצון ומוטיבציה לשיפור יכולות עם כלים טכניים (כלים אלקטרומגנטיים) ורכישת ידע ויכולות ניתוח.

יכולות אנליטיות גבוהות ושליטה כללית טובה בעבודה עם כלי סימולציה.
נכונות להיקף עבודה משמעותי.

מקורות:

ספרות ממוקדת והנחייה קרובה תינתן לבעלי עניין (והתאמה) בפרויקט

הרקע לפרויקט:

זכרונות הם חלק עיקרי בצ'יפים היום ולכן נדרש תכנון רב בשביל לממש זכרון יעיל ביותר מבחינת שטח, מהירות וצריכת הספק. יש הרבה עבודה היום על למצוא ארכיטקטורה משופרת למאקרו של זכרונות.

מטרת הפרויקט:

המטרה היא לבנות זכרון דינאמי מהיר יותר אשר יהיה מותאם לאפליקציות שונות - כלומר לעבוד בתנאים שונים כגון טמפרטורה. הפרוייקט ננסה לחשוב על זכרון יעיל ולממש אותו לרכיב IP שלם ומוכן, תוך התחשבות בפרמטרים השונים המשפיעים עליו ועל היכולות שלו.

תכולת הפרויקט:

נחקור זכרונות קיימים היום ונתכנן מערך זכרון ייחודי ומותאים לדרישות שלנו. נבצע סימולציות מקיפות הרלוונטיות להבנת ההשפעות על זכרונות בצ'יפים שקיימים היום בשביל לשפר את הביצועים. זה ייעשה במערכת וירטואוזו.

קורסי קדם:

מעבדת ספרתיים, וקורס מעגלים משולבים

דרישות נוספות:

וירטואוזו

מקורות:

Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip

הרקע לפרויקט:

זיכרונות הינן אבן הבניין המרכזי בשבבים אלקטרוניים כיום וממומשים במגוון טכנולוגיות עבור צרכים שונים. בפרויקט זה, נתמקד בזיכרונות CAM מרובה פורטים הממומשים באמצעות תאים סטנדרטיים.

מטרת הפרויקט:

בפרויקט הזה נתעסק בלתכנן ליישם ולהרחיב בלוק שבמהותו הוא זיכרון, אבל מתוחכם יותר מ RAM סטנדרטי וכולל גם מעגלים דיגיטליים חישוביים.

תכולת הפרויקט:

בפרויקט תצטרכו ללמוד היטב את מבנה היחידה, לעבוד על האלגוריתמים לפיתוח, לפתח ארכיטקטורת חומרה מתאימה, וליישמה. להשתמש בכלי CAD מתקדמים בעזרת כלי חדשני למיקום מונחה שפיתחנו בבר-אילן.

קורסי קדם:

מעגלים אלקטרוניים ספרתיים 83-308.
מעגלים משולבים ספרתיים 83-313

מקורות:

https://en.wikipedia.org/wiki/Content-addressable_memory

הרקע לפרויקט:

עד כה פותחו בקבוצה שלנו מספר לוגיקות שמטרתן להשיג אופטימליות במהירות והספק של תכנון מעגלים דיגיטליים.

לוגיקת Dual Mode Logic הינה לוגיקה המשלבת בין לוגיקת cmos הנפוצה, ובין לוגיקה דינאמית, ברמת השער (nand/nor וכדומה). בלוגיקה זו קיימים שני מצבי פעולה:

• מצב סטטי- שבו יש חיסכון באנרגיה אך ביצועים נמוכים.
• מצב דינמי- שבו הביצועים גבוהים אך צריכת האנרגיה גבוהה.

שילוב בין המצבים מביא לשיפור הן במהירות הפעולה והן בצריכת ההספק. הלוגיקה הראתה תוצאות טובות מאוד בטכנולוגיות שונות ובארכיטקטורות שונות.
מעבר ללוגיקת DML, ישנן עוד לוגיקות שפותחו במעבדה כמו DMPL (Dual Mode Pass Logic) שגם הראתה יעילות רבה.

בפרויקט נרצה לפתח ולהשתמש במגוון לוגיקות חדשניות שיוכלו לתת שיפור מקסימלי במהירות ובצריכת ההספק.

מטרת הפרויקט:

מימוש מעגלים דיגיטליים מהירים ודלי הספק באמצעות לוגיקות חדשניות.

תכולת הפרויקט:

בחינת מימוש לוגיקות חדשניות עבור יצירת מעגלים דיגיטליים ובחינת ארכיטקטורות שונות באמצעותן.
העבודה הינה באמצעות תוכנת virtuoso בטכנולוגיות מתקדמות.

קורסי קדם:

• קורס מעגלים ספרתיים 83-308
• מעבדה למעגלים ספרתיים 83-315
• מעגלים משולבים ספרתיים 83-313

מקורות:

1. I. Levi and A. Fish, "Dual Mode Logic—Design for Energy Efficiency and High Performance," in IEEE Access, vol. 1, pp. 258-265, 2013, doi: 0.1109/ACCESS.2013.2262015.
2. I. Stanger, N. Shavit, R. Taco, L. Yavits, M. Lanuzza and A. Fish, "Robust Dual Mode Pass Logic (DMPL) for Energy Efficiency and High Performance," 2020 IEEE International Symposium on Circuits and Systems (ISCAS), Seville, Spain, 2020, pp. 1-5, doi: 10.1109/ISCAS45731.2020.9181127.

הרקע לפרויקט:

בחברות בתחום הVLSI יש תהליך ארוך עד לשליחת הרכיב לTapeout. במהלך הדרך ישנה כתיבת קוד בשפות RTL, בדיקות נכונות לוגיות ויישום ברמת הBEOL. בכל שלב ישנה חלוקה בין רמות שונות של הרכיבים, רמת יחידה (Unit), אשכול (Cluster) וצ'יפ כולל (Full Chip).

מכיוון וכל שלב תלוי בקודמו, תהליכים אלו מתרחשים בשיטת הPipeline כאשר כל יחידה שולחת את הפיתוח שנעשה בחלקים על מנת שהרמה מעל תוכל להתחיל לעבוד ולקדם את המשך הפרוייקט. שיטה זו כמובן מייעלת זמנים.

שיטה זו מעלה צורך לייצור מנגנון אשר משלב קוד חדש בקוד הקיים בצורה 'חלקה'. בשונה מעולם התוכנה בו משחררים גרסא ראשונית ועליה מדביקים עדכונים שמשפרים ביצועים או מוסיפים תכונות חדשות לגמריי, בעולם החומרה נדרש לבצע את האינטגרציה במהלך שלבי התכנון. בכל שלב בתהליך המהנדס משחרר גרסא לשלב הבא בתהליך התכנון רק לאחר עמידה ברשימה של דרישות מסויימות בהתאם לשלב בתהליך. הרשימה כוללת בתוכה דברים מגוונים אשר משתנים בין חברה לחברה, והכרחיים לניהול מיטבי של הפרוייקט מתחילתו ועד לTapeout. הרשימה ארוכה וכוללת בתוכה דרישות להתנהלות ברמת הקוד החומרתי, בדיקת רגיסטרים וטבלאות, התיישרות למתודולוגיה פנים-חברה ועוד. על מנת לייעל זמני עבודה ולחסוך שעות מהנדס, ברצוננו לייצר סביבת עבודה שבהינתן קונפיגורציה מתאימה תדע לעבור על הרשימה אל מול הקוד ולהדפיס דו''ח מפורט על כלל השלבים בזמן מינימלי.

מטרת הפרויקט:

היא להשוות בין שיטות שונות של CI-CD בתכנון רכיבי חומרה והתאמה שלהם לדרישות פנים-חברה.

תכולת הפרויקט:

בפרויקט נבחן שיטות שונות של CI-CD וניישם אותן בצורה המיטבית לדרישות החברה.
נכתוב סביבת עבודה שתאפשר להריץ בדיקות ברמות שונות בתהליך, לאחד את המידע לדו"ח לצורך תיקון ואף לשחרר גרסא לרמה הבאה.
סביבת העבודה תיכתב בשפת "Python" ותפעל על גבי מערכת ההפעלה "Unix".
סביבת העבודה תהיה עם GUI כך שהשימוש יהיה פשוט ו"User-Friendly".
הביצוע יהיה 'חדשני' בכך שייעזר בכלים עדכניים של Generative AI על מנת לייעל את כתיבת קוד הפרוייקט.

קורסי קדם:

אין

דרישות נוספות:

אין

מקורות:

1. Continuous Integration and Delivery in Hardware Design - Nicholas R. Perlland (ISU)
2. Applying Continuous Integration to Hardware Design and Verification - Francois Cerisier and Christian Rivier

הרקע לפרויקט:

שדרוג הכולל של הצ'יפ שלנו לתמוך בדור 6G, אנו נדרשים לממש מנוע יעודי אשר מבצע מגוון פעולות, modulation, scrambling, stream concatenation and more,. המנוע נדרש לעמוד גם בפעולות הנדרשות גם ל LTE-Cat1.
על סביבת הוריפיקציה החדשה לוודא שהמנוע עובד בכל מצבי ההפעלה השונים בצורה מדויקת כולל בדיקות ביצועים.

מטרת הפרויקט:

סביבת וריפיקציה שבודקת את הדיזיין בצורה מושלמת.

תכולת הפרויקט:

תכנון סביבת הוריפיקציה תוך שימוש בתשתיות הקיימות בחברה. על תשתיות אלו תבנה סביבת הוריפיקציה, שתעשה רנדומיזיציה של כל הקונפיגורציה, רנדומיזציה של המידע שנכנס לדיזיין, הפעלת פייטון עם כל מה שרונדם, השוואת תוצרי הפייטון עם מה שהדיזיין מוציא.

קורסי קדם:

אין

דרישות נוספות:

אין

מקורות:

1.  תקן 5G: 38.212,
2. LTE: 36.211 / 36.212

הרקע לפרויקט:

הפרויקט עוסק בהגנה על חומרה, ובפרט על שבבים, מפני התקפות חודרניות של הזרקות כשלים הנעשות בעזרת לייזר ממוקד. התקפות אלו מסייעות לתוקף לחלץ מידע סודי מאלגוריתם קריפטוגרפי על ידי יצירת שגיאות בנקודות שונות בחישוב.

רוב ההגנות הפיזיות מפני מתקפות כאלו אינן אפקטיביות מאחר ותוקף יכול בסופו של דבר לעקוף אותן, ולכן ההגנות הנפוצות עוסקות בזיהוי המתקפה ותגובה אליה. ניתן לחלק את סוג הזיהוי ל־2 – זיהוי עקיף של התקיפה, לדוגמה כתוצאה משגיאה בחישוב (בעזרת קודים לתיקון שגיאות) או זיהוי ישיר של התקיפה, לדוגמה בעזרת חיישן אופטי שמזהה את ההארה של הלייזר.

מטרת הפרויקט:

במסגרת פרויקט זה אנחנו נפתח חיישן מהסוג השני – חיישן אופטי ישיר שיזהה את ההארה של הלייזר. הייחודיות של חיישן זה הוא שהוא יהיה מורכב משערים דיגיטליים בלבד מה שיאפשר מימוש נוח ויעיל לצד הבלוק הדיגיטלי עליו הוא אמור להגן.

תכולת הפרויקט:

במהלך הפרויקט הסטודנטים ירכשו ידע בנושא חומרה בטוחה. בחלקו הראשון הם ילמדו את הרקע התאורטי וישחזרו את העבודה שנעשתה עד כה בנושא זה על בסיס מאמר שמנחה הפרויקט כתב. לאחר מכן הסטודנטים יפתחו את הרעיון ויציעו שיטות חדשניות להטמעת החיישן ולתכנון שלו המבוסס על תאי ספריה סטנדרטיים. העבודה תיעשה בסביבת הפיתוח של Cadence. תוצאות הפרויקט יבחנו בעזרת סימולציה של מודל המתקפה.

קורסי קדם:

83308 - מעגלים אלקטרוניים ספרתיים

דרישות נוספות:

83313 - מעגלים משולבים ספרתיים

מקורות:

https://ieeexplore.ieee.org/abstract/document/8763825

מחקר אקדמי של המנחה

הרקע לפרויקט:

TCAM is a special type of computer memory used in certain very-high-speed searching applications. It is also known as associative memory or associative storage and compares input search data against a table of stored data, and returns the address of matching data. At Marvell a TCAM BIST unit connects to it in order to test it. In verification the interface between the TCAM and the TCAM BIST unit is written as an agent, which can be run in 3 modes: master (replacing the TCAM BIST unit), slave (replacing the TCAM) and monitor (observing transactions on the interface).

מטרת הפרויקט:

An existing TCAM BIST agent does not support all TCAM functionality in master/slave modes. Need to explore TCAM and TCAM BIST unit behaviour in order to implement the required missing modes.

תכולת הפרויקט:

Expansion of the agent with the aim of supporting the compare function, investigation of TCAM compare algorithms and implementation of the algorithms in the following agent

קורסי קדם:

• משולבים 83313

דרישות נוספות:

אין

מקורות:

1. Yu, Fang, Randy H. Katz, and Tirunellai V. Lakshman. "Gigabit rate packet pattern-matching using TCAM." Proceedings of the 12th IEEE International Conference on Network Protocols, 2004. ICNP 2004.. IEEE, 2004.
2. Grigoryan, H., et al. "Generic BIST architecture for testing of content addressable memories." 2011 IEEE 17th International On-Line Testing Symposium. IEEE, 2011.

הרקע לפרויקט:

עבור יישומים רבים נדרשת יכולת ניצול מקסימלי של משאבי המעבד להרצה במקביל של כמות גדולה ככל שניתן של תהליכים יחסית. במעבדים מסוג זה המטרה היא להשיג התפוקה מצטברת מקסימלית של כלל התהליכים הרצים כאשר זמן הריצה של כל תהליך שלעצמו מתחילתו ועד סוף הינו בעל חשיבות משנית.

מטרת הפרויקט:

פיתוח ומימוש גרסת תת-מעבד מזערי על בסיס ארכיטקטורת ריסק-5 אשר מספק יחס עלות/ביצוע אופטימלי להרצת כמות תהליכים מקבילה וכן התאמת סביבת כלי תכנון חמרה לשימוש נח במעבד.

תכולת הפרויקט:

הכרות מעמיקה עם ארכיטקטורת ריסק-5, תכנון ומימוש המעבד בשפת ורילוג וכלי סינתזה ועל FPGA, התאמת סביבת פיתוח תכנה למעבד, בדיקה של תפקוד המעבד בהשוואה למעבד מוטמע מקובל עבור מאפייני שימוש שונים.

קורסי קדם:

נדרשת שליטה בסיסית טובה וניסיון בתחומים הבאים: תכן לוגי, מבנה מחשבים , קידוד C ופייתון בסיסי. קידוד ורילוג ניתן להשלמה במהלך הפרויקט.

דרישות נוספות:

ניסיון עבודה עם FPGA יתרון.

מקורות:

1. https://en.wikipedia.org/wiki/Barrel_processor מאמר רלוונטי להמחשה (הבנת רשות נוירונים אינה דרישה לפרויקט)
2. RISC-V Barrel Processor for Deep Neural Network Acceleration
3. https://drive.google.com/file/d/1D3WYp4_MeOHBHNu-YjOlbAhwCTwfY6Qd/view?…
    

הרקע לפרויקט:

יישומי בינה מלאכותית כגון זיהוי תמונה, ועיבוד שפה נדרשים לחישובים אריתמטיים אינטנסיביים המאופיינים על ידי מספר יחסית מצומצם של פונקציות מתמטיות ממוקדות הנקראות איטרטיבית וצורכות את מרבית משאבי החישוב. האצת חמרה ייעודית של פונקציות אלו יכולה ליעל את ביצועי תהליך החישוב באופן דרמטי מבחינת זמן תגובה ומשאבי אנרגיה.

מטרת הפרויקט:

בחירה של פונקציית חמרה להאצה בדגש על חישובים מקורבים לאקטיבציה הסתברותית דוגמת SoftMax

תכולת הפרויקט:

הגדרה, פיתוח ומימוש של המאיץ, מידול המאיץ, מדידה ושיפור רמת הדיוק של החישוב, הוכחת התכנות מימוש פיסי ע"י מימוש המאיץ בקוד ורילוג וסינתזה שלו.

קורסי קדם:

נדרשת שליטה טובה וניסיון בתחומים הבאים: תכן לוגי, קידוד C, ורילוג, ופייתון.

דרישות נוספות:

השתתפות בקורס "עקרונות של תכנון מערכות דיגיטליות" בסמסטר ב'

מקורות:

1. Wikipedia – SoftMax Function
2. Design Space Exploration for Softmax Implementations
3. https://par.nsf.gov/servlets/purl/10197154
4. Google Scholar - Search for Attention Is All You Need

הרקע לפרויקט:

מערכות אלקטרוניות פולטות אינפורמציה בזמן תעבורת מידע, עיבוד וחישוב כתוצאה מתמורות ושינויים לוגיים ברמה האלקטרונית. פליטת אינפורמציה זו יוצרת "ערוץ צידי" שדרכו תוקפים יכולים ללמוד מידע פנימי על עיבוד של אינפורמציה וערכים סודיים במערכת. להגנה בפני פליטת אינפורמציה כזו יש הרבה שיטות מהרמה החשמלית, דרך האלגוריתמית ועד הפרוטוקול הקריפטוגרפי. השיטה החקורה ביותר שלה סימוכין מתמטיים ומודלים רבים נקראת מיסוך (MASKING). בפרויקט זה אנו נממש שיטת מיסוך חלוצית הנקראת linear masking. היתרונות בשיטה היא (1) גנריות ויכולת גמישה לקבוע את רמת האבטחה (2) יעילות מימוש גבוהה בסדרי גודל (אנרגיה זמן חישוב וכו'..). הסטודנטים ילמדו את השיטה, ינתחו אותה, יממשו אותה בקוד בשפה עילית (C) על גבי מעבד בצורה יעילה ויבחנו את חסינות השיטה דרך מדידות.

מטרת הפרויקט:

מימוש יעיל בכמה מצבים שונים וניתוח היעילות שלו במצבים השונים (מימוש מהיר \ מימוש דל אנרגיה \ מקבילי, במימוש סיריאלי ע"י לולאות או מימוש הכולל תיאור פעולות וקטוריות)

תכולת הפרויקט:

הסטודנטים יקראו וילמדו שיטות ניתוח של ספרות קודמת. ילמדו ספרות קודמת ממוקדת, ילמדו את השיטה שפותחה אצלנו. לאחר מכן יעסקו במערכת המימוש ובאופטימיזציות יעילות של אבני הבניין הדרושים. לאחר מכן נמדוד פליטת אינפורמציה מהמערכת במעבדה וננתח את רמת האבטחה שמספקת.

קורסי קדם:

ידע קודם בסיסי באבטחת חומרה \ מתקפות ערוצי צד (קריפטוגרפיה בסיסית), מהווה יתרון.
קורס קודם בקידוד \ תורת הקודים גם יכול להוות ייתרון אך לא חובה.

דרישות נוספות:

חובה יכולות טכניות גבוהות בכתיבת קוד ומימוש, והבנת מערכות מבוססות מעבד.
יכולות גבוהות בפייטון \ מטלב ומוטיבציה לעבודה עם סביבות קוד מורכבות.


יכולות תכנותיות ואנליטיות גבוהות.
נכונות להיקף עבודה משמעותי.

מקורות:

(ספרות יותר מדויקת לגבי השיטה המוצעת ותיאור ארכיטקטוני יינתנו לסטודנטית המתאימים)

Belenky, Yaacov, et al. "Redundancy AES Masking Basis for Attack Mitigation (RAMBAM)." IACR Transactions on Cryptographic Hardware and Embedded Systems (2022): 69-91.

הרקע לפרויקט:

אלגוריתמים להצפנה פוסט יכולת קואנטית של תוקפים יחליפו את מנגנוני ההצפנה וחלוקת המפתח האסימטריות הקיימים היום (כמו DH Dlog - ו ECC) המתמודדים החזקים ביותר היום מתבססים על הנחות קושי שונות של חיפוש במרחב שריגי (LATICES).

רוב הבניות מתבססות על הנחות קושי של למידה עם שגיאה (Learning with Error, LWE) או ספציפית הוריאנט שלה בחוג (R-LWE) Ring. ולה רדוקציה לבעיות אלו על סריגים שהן קשות. המכפלות המתבצעות באלגוריתמים עושות שימוש נרחב במכפלות בין אלמנטים בחוג ולכן יש מכפלות וקטוריות גדולות מודולו. הדרך לחשבן באופן יעיל לרוב הוא ע"י אלגוריתמי (Number Theory Transform, NTT) הווריאנט הבדיד ל טרנספורם פורייה בשפה חופשית.

מטרת הפרויקט:

בפרויקט נאיץ את כל אלו על מעבדים ובפרט מעבדי קצה להשגת יכולת להפעיל אלגוריתמים אלו ביעילות בעתיד ולשפר את הביצועים הידועים והמפורסמים עד כה מבחינת משאבים ואנרגיה.

תכולת הפרויקט:

למידה, סקירת ספרות, מימוש, האצה, ניתוח ביצועים

קורסי קדם:

כמובן שהקורס מבוא לקריפטוגראפיה הכרח

דרישות נוספות:

ידע קודם בסיסי בתכנות ותכן קוד \ אסמבל י, ותכן חמרה \ אריתמטיקה למחשב הינם יתרו ן

יכולות תכנותיות ואנליטיות גבוהות .
נכונות להיקף עבודה משמעותי.

מקורות:

1. https://www.microsoft.com/en-us/research/project/lattice-cryptography-l… /
2. Longa, Patrick, and Michael Naehrig. "Speeding up the number theoretic transform for faster ideal lattice-based cryptography." Cryptology and Network Security: 15th International Conference, CANS 2016, Milan, Italy, November 14-16, 2016, Proceedings 15. Springer International Publishing, 2016.
3. Aguilar-Melchor, Carlos, et al. "NFLlib: NTT-based fast lattice library." Topics in Cryptology-CT-RSA 2016: The Cryptographers' Track at the RSA Conference 2016, San Francisco, CA, USA, February 29-March 4, 2016, Proceedings. Springer International Publishing, 2016.

הרקע לפרויקט:

This project aims to optimize LWE (Learning with Errors) algorithms by leveraging Instruction Set Architecture (ISA) and processor extensions. It involves designing and implementing hardware and software enhancements that exploit specialized instructions and features of modern processors to accelerate LWE-based cryptographic computations, improving their efficiency and overall performance.

Expected Outcomes: The project will deliver an optimized LWE learning framework that utilizes ISA and processor extensions, resulting in faster execution times and improved scalability. The enhanced algorithms and implementations will contribute to advancing secure communication protocols and encryption schemes based on LWE, enabling more efficient and practical deployment in real-world scenarios.

מטרת הפרויקט:

Achieving significant algorithm speedup, comparing to the base and original implementation

תכולת הפרויקט:

למידה של האלגוריתמים ביצוע ניתוח יעילות ו PROFILER - בניית חומרה ותוכנה מתאימה להאצה של הקטעים הקרייטים

קורסי קדם:

• הצפנה
• תכן
• VLSI (רצוי)
• תוכנה מתקדם

מקורות:

https://www.sciencedirect.com/science/article/pii/S1110016820305858

הרקע לפרויקט:

The background for the project lies in the field of secure communication protocols and cryptographic algorithms. The IKNP (Ishai-Kushilevitz-Nissim-Petrov) protocol is a well-known protocol used in secure multiparty computation and privacy-preserving applications. It provides a means for parties to securely compute a function on their private inputs without revealing any sensitive information.

However, as with any cryptographic protocol, there is a need to assess its security and potential vulnerabilities. In recent years, there has been significant progress in analyzing and attacking cryptographic protocols, uncovering flaws that may compromise their security guarantees.

This project aims to contribute to the field by either enhancing the security of the IKNP protocol against malicious adversaries or by analyzing the protocol for potential vulnerabilities. By conducting a thorough examination of the protocol's design, cryptographic assumptions, and implementation, the project seeks to advance the understanding of secure protocol design and provide insights into potential attack vectors or areas that require improvement.

מטרת הפרויקט:

This student project focuses on analyzing the security vulnerabilities present in the IKNP (Ishai-Kushilevitz-Nissim-Petrov) protocol. The project involves conducting a thorough examination of the protocol's design, cryptographic assumptions, and implementation to identify potential weaknesses and attack vectors. Various attack techniques, such as side-channel attacks, fault attacks, or cryptographic analysis, will be explored to assess the protocol's resilience against adversarial threats.

תכולת הפרויקט:

side channel attacks code and setup, analysis and resolution
The project will provide a comprehensive analysis of the security vulnerabilities in the IKNP protocol, highlighting potential weaknesses and attack scenarios. The findings will help identify areas for improvement and suggest countermeasures to enhance the protocol's security. This project will contribute to the field of cryptographic protocol analysis and provide valuable insights into the robustness of the IKNP protocol against various attack vectors, fostering further research and development in secure communication protocols.

קורסי קדם:

הצפנה תוכנה תכן אסמבלי

מקורות:

https://www.iacr.org/archive/crypto2003/27290145/27290145.pdf