פרויקטי גמר - הנדסת מחשבים - תואר ראשון - תכן חומרה תשפ"ד

901 Implementation of a neural network for base calling in real time

מימוש של רשת נוירונים לקריאת בסיסים ממרצף בזמן אמת

אחריות אקדמית:

הרקע לפרויקט:

כיום מרצפים הפכו למשהו מאוד זמין והם מוציאים כמויות אדירות של מידע, כ 10 מליון דגימות זרם בשנייה (10MHz). על מנת להמיר את הזרמים לבסיסים ולהתמודד עם המידע מנתחים אותו באמצעות GPU-ים חזקים ויקרים ומידע ממרצפים רבים וחזקים. ההצעה של הפרוייקט היא באמצעות רשת נוירונים לתת תרגום מיידי לזרמים שמוציא המרצף לבסיסים. כאשר מדובר במרצף יחיד כאמור, אין צורך להתחרות על כוח עיבוד, רק לעמוד בדרישה של ניתוח בקצב של 10MHz כדי לנתח את המידע שיוצא מהמרצף בזמן אמת ולהוציא בסיסים בזמן אמת.

מטרת הפרויקט:

מטרת הפרוייקט היא לממש רשת נוירונים שתבצע base calling של גינומים בקצב שיתאים ל real time של מרצף.

תכולת הפרויקט:

להבין את האלגוריתם שבעזרתו מבוצע base calling, להבין איך עובדת רשת נוירונים, לממש את רשת הנוירונים בחומרה כך שתבצע את האלגוריתם ולהדגים פעולה.

קורסי קדם:

מעגלים משולבים
מעגלים אלקטרוניים ספרתיים

דרישות נוספות:

ידע בורילוג או קורס ב DDP

מקורות:

CoViT: Real-time phylogenetics for the SARS-CoV-2 pandemic using Vision Transformers

902 Accelerating Matrix Operations in Hardware and Evaluation of Acceleration on Advanced Software Algorithms

האצת פעולות מטריציוניות בחמרה ובחינת ההאצה של פתרונות אלו בתכנה

אחריות אקדמית:

ד"ר איתמר לוי

הרקע לפרויקט:

פעולות על מטריצות קריטיות במערכות חישוב (* עיבוד אותות, תקשורת, קריפטוגרפיה, למידת מכונה). אמנם ישנן מערכות חישוב כגון GPUים המותאמות במידה מסוימת להיות יעילות עבור פעולות אלו (שחלוף, מכפלת מטריצות, כפל וקטור במטריצה DOT-PRODUCT וכו', TRACE) הן לא יעילות עבור כולן ועבור גדלים וייצוגים מסוימים, והן יקרות או לא מתאימות לשילוב בכל מערכת חישוב או סביבה.

בפרויקט זה אנו נתכנן מאיצים מיוחדים לפעולות אלו, נשלב אותם בסביבות מעבדים גנריים ונבדוק הפעלת אלגוריתמים מתקדמים ושיפור הביצועים באפליקציות קצה.

מטרת הפרויקט:

ניתוח האצה על החמרה וגם בסביבת הפעלת תכנה. בניית פרימיטיביים יעילים העושים שימוש במשאבי החישוב המודולריים של המעבד\ארכיטקטורה הגנרית שלנו.

תכולת הפרויקט:

הסטודנטים יעבדו על גבי ארכיטקטורת מעבד מתקדמת וגנרית הניתנת להרחבה, יבנו מקרויים של ISA ותיאור ה HIGHLEVEL קוד שלהם (C). לבסוף עבור הפרימיטיביים הנמוכים ביותר יבנו קוד חמרה (לא הכרחי). החלק המשמעותי בפרויקט יהיה הרצת אלגוריתמים מתקדמים שבחרנו * בקוד בשפה גבוה (C) על גבי הסביבה, בחינת שיפור ביצועים, השוואה וניתוח.

קורסי קדם:

קורסי ארכיטקטורה או ארכיטקטורה מתקדמת (מומלץ אך לא חובה ויכולים לקחת בסמסטר א)

דרישות נוספות:

חובה יכולות טכניות, מימוש קוד והבנת מערכות מבוססות מעבד.
יכולת הפשטה והבנת עיקר ותפל –הסטודנטים ייבחנו גם ביכולתם לנתח אלגוריתמים וסיבוכיות ללא הכרת האפליקציה לעומק. ולכן יתאימו סטודנטים יצירתיים ושאפתניים.

יכולות תכנותיות גבוהות והבנת קוד.
נכונות להיקף עבודה משמעותי.

מקורות:

יינתנו למתאימים ספרי שימוש בפלטפורמה שלנו ומקורות מדויקים לכל פרימיטיב שנבנה

903 Softmax hardware accelerator

מאיץ חומרתי לפונקצית softmax

אחריות אקדמית:

ד"ר לאוניד יביץ

הרקע לפרויקט:

בחמשת השנים האחרונות חלה התקדמות משמעותית במודלים ללמידה עמוקה. מודל הTransformer המבוסס על מנגנון הAttention הוא הגורם המשמעותי ביותר לכך. על אף ההתקדמות, מודל זה דורש משאבי חומרה רבים. הגורמים המרכזיים לכך הם כמות הפרמטרים (GPT3 למשל דורש 175 מיליארד פרמטרים), שימוש בייצוג floating point (IEEE 754) ושימוש בפונקציית ה softmax.

מטרת הפרויקט:

בפרוייקט זה נחקור שיטות שונות למימוש יעיל של פונקציית הsoftmax. המשתתפים ילמדו על שיטות מימוש שונות החל מרמת האלגוריתם, דרך מימוש בחומרה ולבסוף מדידת תוצאות. תוך כדי הפרוייקט הסטודנטים יחקרו את ההשפעה של מימוש השיטות השונות על המטריקות:(PPA) Power, Performance, Area.

תכולת הפרויקט:

כתיבת אלגוריתם יעיל לביצוע פעולת softmax
מימוש חומרתי בשפת ורילוג של האלגוריתם המוצע
סינטזה למימוש החומרתי ומדידת תוצאות
בדיקת נכונות ברמת הGate-level
סינטזה לכרטיס FPGA
מדידת תוצאות על כרטיס הFPGA

קורסי קדם:

מעגלים אלקטרוניים ספרתיים (83308), מעבדה למעגלים אלקטרוניים ספרתיים (83315), מעגלים משולבים ספרתיים (83313)

דרישות נוספות:

שפת ורילוג, ידע בלמידת מכונה, כתיבת קוד בשפת C

מקורות:

I. Kouretas and V. Paliouras, "Simplified Hardware Implementation of the Softmax Activation Function," 2019 8th International Conference on Modern Circuits and Systems Technologies (MOCAST), Thessaloniki, Greece, 2019, pp. 1-4, doi: 10.1109/MOCAST.2019.8741677.
Y. Gao, W. Liu and F. Lombardi, "Design and Implementation of an Approximate Softmax Layer for Deep Neural Networks," 2020 IEEE International Symposium on Circuits and Systems (ISCAS), Seville, Spain, 2020, pp. 1-5, doi: 10.1109/ISCAS45731.2020.9180870.
Nilsson, Peter, Ateeq Ur Rahman Shaik, Rakesh Gangarajaiah and Erik Hertz. “Hardware implementation of the exponential function using Taylor series.” 2014 NORCHIP (2014): 1-4. https://www.eit.lth.se/sprapport.php?uid=805

פרויקטים נוספים מומלצים

207 Advanced peripheral and control circuits and techniques for GC-eDRAM

תכנון מנגנוני שליטה ופריפריה מתקדמים לזיכרונות דינאמיים

מנחה:

אחריות אקדמית:

פרופ' אדם תימן

הרקע לפרויקט:

Gain-cell embedded DRAM (GC-eDRAM) is a dynamic storage technology that presents an alternative to standard SRAM for various applications. In this project, novel circuit techniques will be developed for GC-eDRAM based memories to improve performance, power, and area (PPA) costs.

מטרת הפרויקט:

The project outcome is a novel technique for improving the GC-eDRAM technology

תכולת הפרויקט:

This work will include the investigation of sophisticated refresh schemes, advanced write-back techniques, and others. This research project will include Virtuoso based simulation in advanced CMOS nodes

קורסי קדם:

מעגלים משולבים ספרתיים 83-313

דרישות נוספות:

The project will include Virtuoso simulations and possibly layout, digital (Verilog) design and other chip design skills.

מקורות:

P. Meinerzhagen, A. Teman, R. Giterman, N. Edri, A. Burg, and A. Fish, Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip. Berlin, Germany: Springer, 2018.
Teman A, Meinerzhagen P, Burg A, Fish A (2012) Review and classification of gain cell eDRAM implementations. In: Proc. IEEE Convention of Electrical and Electronics Engineers in Israel (IEEEI), pp 1–5

215 Electromagnetic Information Leakage on Silicon Chips – Simulation Tools and Circuit Analysis

זליגת אינפורמציה אלקטרומגנטית על שבבי סיליקון – סימולציה וניתוח מעבר אינפורמציה

מנחה:

אחריות אקדמית:

ד"ר איתמר לוי

הרקע לפרויקט:

במערכות ננואלקטרוניות יש צימוד אינפורמציה מחלק אחד של המעגל (המגיעה למשל מחלקים לוגיים \מעבדים \ מאפננים) לחלקים אחרים (מעגלים אחרים \ מגברים \ אנטנות ומשדרים), פשוט בגלל שהכל "קרוב". באופן טיפוסי אנחנו מתייחסים לבעיה כבעיית אמינות (crosstalk, reliability, signal -integrity), אך בפרויקט זה נשים את המשקפת של אבטחה (security), נמדל, נסמלץ את מעבר האינפורמציה דרך כלי מידול אלקטרומגנטיים המתאימים לשבבי סיליקון מתקדמים.

מטרת הפרויקט:

מידול פליטת האינפורמציה, מימוש מעגלי הבחינה והתוצר הסופי ניתוח אלקטרומגנטי והגדרת מטריקת לכימות פליטת האינפורמציה וניתוח התוצאות.

תכולת הפרויקט:

הסטודנטים ילמדו ספרות קודמת. הסטודנטים יממשו (בעזרתנו) מעגלי "משדר" (מעגלים לוגיים הפולטים או מעבדים אינפורמציה סוגית) ומעגלי מקלט (מגבר, מאפנן ואנטנה-משדר), יאפיינו ויפעילו כלים אלקטרומגנטיים מתקדמים על גבי סביבת התכנון ויבצעו אנליזה state-of-the-art בשימוש בכלים מתקדמים אלו לניתוח זליגת אינפורמציה.

קורסי קדם:

שימוש בכלי תכנון מעגלים למשל וירטואוזו - חובה - אז אם לקחתם קורסים מתקדמים בננו זה יכול לעזור.
ידע באנלוג -ייתרון אך לא חובה

דרישות נוספות:

רצון ומוטיבציה לשיפור יכולות עם כלים טכניים (כלים אלקטרומגנטיים) ורכישת ידע ויכולות ניתוח.

יכולות אנליטיות גבוהות ושליטה כללית טובה בעבודה עם כלי סימולציה.
נכונות להיקף עבודה משמעותי.

מקורות:

ספרות ממוקדת והנחייה קרובה תינתן לבעלי עניין (והתאמה) בפרויקט

216 eDRAM circuit design for high performance chip integration

תכנון זכרון דינאמי מוטמע לשילוב בצ'יפים עם מהירות גבוהה

מנחה:

אחריות אקדמית:

פרופ' אדם תימן

הרקע לפרויקט:

זכרונות הם חלק עיקרי בצ'יפים היום ולכן נדרש תכנון רב בשביל לממש זכרון יעיל ביותר מבחינת שטח, מהירות וצריכת הספק. יש הרבה עבודה היום על למצוא ארכיטקטורה משופרת למאקרו של זכרונות.

מטרת הפרויקט:

המטרה היא לבנות זכרון דינאמי מהיר יותר אשר יהיה מותאם לאפליקציות שונות - כלומר לעבוד בתנאים שונים כגון טמפרטורה. הפרוייקט ננסה לחשוב על זכרון יעיל ולממש אותו לרכיב IP שלם ומוכן, תוך התחשבות בפרמטרים השונים המשפיעים עליו ועל היכולות שלו.

תכולת הפרויקט:

נחקור זכרונות קיימים היום ונתכנן מערך זכרון ייחודי ומותאים לדרישות שלנו. נבצע סימולציות מקיפות הרלוונטיות להבנת ההשפעות על זכרונות בצ'יפים שקיימים היום בשביל לשפר את הביצועים. זה ייעשה במערכת וירטואוזו.

קורסי קדם:

מעבדת ספרתיים, וקורס מעגלים משולבים

דרישות נוספות:

וירטואוזו

מקורות:

Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip

218 Design and implementation guided architecture for Multi Ported Content-Addressable Memory

תכנון ויישום ארכיטקטורת זיכרון CAM מרובה פורטים מונחה מיקום

מנחה:

אחריות אקדמית:

פרופ' אדם תימן

הרקע לפרויקט:

זיכרונות הינן אבן הבניין המרכזי בשבבים אלקטרוניים כיום וממומשים במגוון טכנולוגיות עבור צרכים שונים. בפרויקט זה, נתמקד בזיכרונות CAM מרובה פורטים הממומשים באמצעות תאים סטנדרטיים.

מטרת הפרויקט:

בפרויקט הזה נתעסק בלתכנן ליישם ולהרחיב בלוק שבמהותו הוא זיכרון, אבל מתוחכם יותר מ RAM סטנדרטי וכולל גם מעגלים דיגיטליים חישוביים.

תכולת הפרויקט:

בפרויקט תצטרכו ללמוד היטב את מבנה היחידה, לעבוד על האלגוריתמים לפיתוח, לפתח ארכיטקטורת חומרה מתאימה, וליישמה. להשתמש בכלי CAD מתקדמים בעזרת כלי חדשני למיקום מונחה שפיתחנו בבר-אילן.

קורסי קדם:

מעגלים אלקטרוניים ספרתיים 83-308.
מעגלים משולבים ספרתיים 83-313

מקורות:

https://en.wikipedia.org/wiki/Content-addressable_memory

220 Innovative Logic Families for Low Power and High-Performance digital design

משפחות לוגיות חדשניות עבור תכנון מעגלים דיגיטליים מהירים ודלי הספק

מנחה:

אחריות אקדמית:

פרופ' אלכסנדר פיש

הרקע לפרויקט:

עד כה פותחו בקבוצה שלנו מספר לוגיקות שמטרתן להשיג אופטימליות במהירות והספק של תכנון מעגלים דיגיטליים.

לוגיקת Dual Mode Logic הינה לוגיקה המשלבת בין לוגיקת cmos הנפוצה, ובין לוגיקה דינאמית, ברמת השער (nand/nor וכדומה). בלוגיקה זו קיימים שני מצבי פעולה:

מצב סטטי- שבו יש חיסכון באנרגיה אך ביצועים נמוכים.
מצב דינמי- שבו הביצועים גבוהים אך צריכת האנרגיה גבוהה.

שילוב בין המצבים מביא לשיפור הן במהירות הפעולה והן בצריכת ההספק. הלוגיקה הראתה תוצאות טובות מאוד בטכנולוגיות שונות ובארכיטקטורות שונות.
מעבר ללוגיקת DML, ישנן עוד לוגיקות שפותחו במעבדה כמו DMPL (Dual Mode Pass Logic) שגם הראתה יעילות רבה.

בפרויקט נרצה לפתח ולהשתמש במגוון לוגיקות חדשניות שיוכלו לתת שיפור מקסימלי במהירות ובצריכת ההספק.

מטרת הפרויקט:

מימוש מעגלים דיגיטליים מהירים ודלי הספק באמצעות לוגיקות חדשניות.

תכולת הפרויקט:

בחינת מימוש לוגיקות חדשניות עבור יצירת מעגלים דיגיטליים ובחינת ארכיטקטורות שונות באמצעותן.
העבודה הינה באמצעות תוכנת virtuoso בטכנולוגיות מתקדמות.

קורסי קדם:

קורס מעגלים ספרתיים 83-308
מעבדה למעגלים ספרתיים 83-315
מעגלים משולבים ספרתיים 83-313

מקורות:

I. Levi and A. Fish, "Dual Mode Logic—Design for Energy Efficiency and High Performance," in IEEE Access, vol. 1, pp. 258-265, 2013, doi: 0.1109/ACCESS.2013.2262015.
I. Stanger, N. Shavit, R. Taco, L. Yavits, M. Lanuzza and A. Fish, "Robust Dual Mode Pass Logic (DMPL) for Energy Efficiency and High Performance," 2020 IEEE International Symposium on Circuits and Systems (ISCAS), Seville, Spain, 2020, pp. 1-5, doi: 10.1109/ISCAS45731.2020.9181127.

706 Software Implementation of Generalized Linear Masking and Side-channel Analysis

מימוש תכנה של Generalized linear Masking וניתוח הגנת ערוצי צד

מנחה:

אחריות אקדמית:

ד"ר איתמר לוי

הרקע לפרויקט:

מערכות אלקטרוניות פולטות אינפורמציה בזמן תעבורת מידע, עיבוד וחישוב כתוצאה מתמורות ושינויים לוגיים ברמה האלקטרונית. פליטת אינפורמציה זו יוצרת "ערוץ צידי" שדרכו תוקפים יכולים ללמוד מידע פנימי על עיבוד של אינפורמציה וערכים סודיים במערכת. להגנה בפני פליטת אינפורמציה כזו יש הרבה שיטות מהרמה החשמלית, דרך האלגוריתמית ועד הפרוטוקול הקריפטוגרפי. השיטה החקורה ביותר שלה סימוכין מתמטיים ומודלים רבים נקראת מיסוך (MASKING). בפרויקט זה אנו נממש שיטת מיסוך חלוצית הנקראת linear masking. היתרונות בשיטה היא (1) גנריות ויכולת גמישה לקבוע את רמת האבטחה (2) יעילות מימוש גבוהה בסדרי גודל (אנרגיה זמן חישוב וכו'..). הסטודנטים ילמדו את השיטה, ינתחו אותה, יממשו אותה בקוד בשפה עילית (C) על גבי מעבד בצורה יעילה ויבחנו את חסינות השיטה דרך מדידות.

מטרת הפרויקט:

מימוש יעיל בכמה מצבים שונים וניתוח היעילות שלו במצבים השונים (מימוש מהיר \ מימוש דל אנרגיה \ מקבילי, במימוש סיריאלי ע"י לולאות או מימוש הכולל תיאור פעולות וקטוריות)

תכולת הפרויקט:

הסטודנטים יקראו וילמדו שיטות ניתוח של ספרות קודמת. ילמדו ספרות קודמת ממוקדת, ילמדו את השיטה שפותחה אצלנו. לאחר מכן יעסקו במערכת המימוש ובאופטימיזציות יעילות של אבני הבניין הדרושים. לאחר מכן נמדוד פליטת אינפורמציה מהמערכת במעבדה וננתח את רמת האבטחה שמספקת.

קורסי קדם:

ידע קודם בסיסי באבטחת חומרה \ מתקפות ערוצי צד (קריפטוגרפיה בסיסית), מהווה יתרון.
קורס קודם בקידוד \ תורת הקודים גם יכול להוות ייתרון אך לא חובה.

דרישות נוספות:

חובה יכולות טכניות גבוהות בכתיבת קוד ומימוש, והבנת מערכות מבוססות מעבד.
יכולות גבוהות בפייטון \ מטלב ומוטיבציה לעבודה עם סביבות קוד מורכבות.

יכולות תכנותיות ואנליטיות גבוהות.
נכונות להיקף עבודה משמעותי.

מקורות:

(ספרות יותר מדויקת לגבי השיטה המוצעת ותיאור ארכיטקטוני יינתנו לסטודנטית המתאימים)

Belenky, Yaacov, et al. "Redundancy AES Masking Basis for Attack Mitigation (RAMBAM)." IACR Transactions on Cryptographic Hardware and Embedded Systems (2022): 69-91.