Read out circuitry for a GC-eDRAM memory array

הרקע לפרויקט:

זכרונות מוטמעים מהווים חלק משמעותי וחשוב ממערכות SOC כיום, ולכן יש צורך לייצר מערכות חסכוניות יותר בשטח ובהספק. כרגע ארכיטקטורת הזכרון השולט בשוק הינו הSRAM המורכב ממינימום של 6T (six transistors). ארכיטקטורת הGC-eDRAM מוצג כאלטרנטיבה אפשרית לSRAM כיוון שהיא בנויה מ2-4T ולכן יעילה יותר בשטח. החסרון המשמעותי בזכרון זה היא תכונת הדינמיות שלה, שמחייבת פעולות רענון מחזוריות בכדי לשמר את המידע. מטרת הפרוייקט היא לתכנן וליצור מערכת קריאה מתוחכמת שתאפשר לקורא את המידע האגור בזכרון בצורה מדויקת ובכך להאריך את הזמן הנצרך בין מחזורי רענון.

מטרת הפרויקט:

בפרוייקט תתכנו ארכיטקטורה שלמה של מערכת קריאה מזכרון, הכולל מעגל sense-amplifier, מעגלים אנלוגים נוספים התומכים בSA ומעגלים דיגיטלים התומכים בקריאה. תתכן אפשרות להגיע אף לשלב הלייאוט במעגלים, ואפילו לייצור צ'יפ ממש.

תכולת בפרויקט:

תכנון וייצור מעגלים אנלוגים בוירטואוזו (החל מהסכמה ועד ללייאוט)
כתיבת מעגלים דיגיטלים בורילוג

קורסי קדם:

• 83303 אלקטרוניקה לינארית – חובה
• 83325 מעבדה למעגלים אנלוגיים – חובה
• 83308 מעגלים אלקטרוניים ספרתיים – חובה
• 83315 מעבדה מעגלים אלקטרוניים ספרתיים – חובה
• 83611 מעגלים משולבים אנלוגיים – מומלץ

דרישות נוספות:

a lot of motivation

מקורות:

64-kB 65-nm GC-eDRAM With Half-Select Support and Parallel Refresh Technique O Harel, EN Casarrubias, M Eggimann, F Gürkaynak, L Benini, A Teman, ...
IEEE Solid-State Circuits Letters 5, 170-173