Statistical optimization of generic DML architectures

הרקע לפרויקט:

Dual Mode: Logic היא משפחה לוגית המאפשרת בחירה בין שער איטי וחסכוני באנרגיה (סטטי) לבין ביצוע מהיר אך בזבזני באנרגיה(דינמי). לאחרונה פותחה והודגמה שיטה לקביעה אופטימלית של שיטת קביעת מצבי פעולה, סטטי או דינמי, של כל שער בארכיטקטורה גינרית, בהינתן החיבוריות וחסמי הזמן וההספק הכלליים

מטרת הפרויקט:

לפתח שיטה לשילוב DML בארכיטקטורת CMOS גנרית על בסיס ניתוח סטטיסטי של התנהגות השערים בהינתן וקטורי הכניסה

תכולת הפרויקט:

סקר ספרות על DML והשיטה ומימוש בסיסי של השערים, מידול נומרי של ארכיטקטורה נתונה ופיתוח סימולציות מיפוי התנהגות בהינתן כניסה, קביעת מטריקות השמה של DML במקום CMOS, וקביעת הקונפיגורציה האופטימלית בהינתן השיטה. ניתן יהיה לאשש את המחקר עם סימולציות Virtuoso, אך עיקר העשייה תתבצע בMATLAB

קורסי קדם:

מעגלים אלקטרוניים ספרתיים

דרישות נוספות:

תכן לוגי, ידע ב MATLAB/Python

מקורות:

Dual Mode Logic, Alexander Fish and Itamar Levi, Springer 2021