לוגיקת DML לביצועים גבוהים וצריכת אנרגיה נמוכה

שלחו לחבר
שנה
2017
אחראי אקדמי

Dual Mode Logic

Dual Mode Logic הינה לוגיקה שפותחה בקבוצה שלנו, המשלבת בין לוגיקת cmos הנפוצה, ובין לוגיקה דינמית, ברמת השער (nand/nor וכדומה). בלוגיקה זו קיימים שני מצבי פעולה: א. מצב סטטי- שבו יש שמירת אנרגיה וביצועים נמוכים. ב. מצב דינמי- שבו הביצועים גבוהים אך גם צריכת האנרגיה גבוהה. הלוגיקה הראתה תוצאות טובות מאוד בטכנולוגיות 65nm, 40nm.
האתגרים בלוגיקה זו רבים. החל מבחינה של גדלי הטרנזיסטורים בכל שער, דרך חיבור בין שערים שונים, ועד יצירת מודולים גדולים ומורכבים יותר. מתוך כך גם קיימות אינסוף אפשרויות למהנדס בתכנון בDML, והיכולות בלוגיקה זו רבות ומגוונות.
בפרויקט זה הסטודנטים יבחנו את אפשרות המימוש של הלוגיקה בטכנולוגיות מתקדמות (28nm/16nm), וכן יממשו מודול גדול ומורכב.

דרישות:

מעגלים ספרתיים, מעגלים משולבים

מקורות:

מאמר בסיסי המציג את הלוגיקה:
http://ieeexplore.ieee.org/abstract/document/6220906/

 

מנחה חיצוני
Dr. Ramiro Taco