פרויקטי גמר - הנדסת חשמל - המעבדה לתקשורת תשפ"ג
|
501 Advanced analysis and simulations of nano-particle based viral testing ניתוח וסימולציה מתקדמים של בדיקות וירליות על בסיס ננו-חלקיקיםשם המנחה: הודיה הלוי הרקע לפרויקט:כפי שגילינו במגיפת הקורונה, יש חשיבות רבה ליכולת לבצע בדיקות לגילוי הדבקה בוירוס בצורה מדויקת ומהירה. כיום קיימות שיטות בדיקה מבוססות הגבר DNA, שהם איטיות אך נותנות תוצאות מדויקות מאוד, ולעומתם, בדיקות מהירות שהם פחות רגישות, ומצליחות לזהות את ההדבקה רק בשלבים מתקדמים. הפרויקט יעסוק בסוג חדש של בדיקות שמפותח במעבדה, ובו מפותחות בדיקות מהירות ורגישות המבוססות על הגבר של ננו-חלקיקים. הפרויקט מתאים למעוניינים להמשיך למחקר ומהווה המשך לפרויקט משנה שעברה. מטרת הפרויקט:מידול מתימטי של בדיקה וירלית המתבססת על הגבר של ננו-חלקיקים, ואפיון זמני הבדיקה ורגישותה. תכולת הפרויקט:בפרויקט יעשה שימוש במדידות שנעשו לאחרונה על ננו-חלקיקים המסוגלים לשחרר חומר מגיב בתגובה לנוכחות של מולקולות ספציפיות. המדידות יתורגמו למודל מתימטי בו יעשה שימוש הן לניתוח והן לסימולציה של מערכת ננו-חלקיקים שמסוגלת לזהות וירוסים. קורסי קדם:נושאים מתקדמים בתקשורת (במקביל לפרויקט) מקורות:Bergel, Itsik. "Detection and amplification of molecular signals using cooperating nano-devices." In ICASSP 2019-2019 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), pp. 1259-1263. IEEE, 2019. |
|
502 Optimal network localization איכון רשתות אופטימלישם המנחה: הודיה הלוי הרקע לפרויקט:בשנים הקרובות נראה יותר ויותר מכשירים מתחברים לרשתות תקשורת. מטרת הפרויקט:בפרויקט זה נדרש ללמוד את תחום איכון הרשתות וליישם איכון של רשת תקשורת בצורה אופטימלית על ידי סימולציה ממוחשבת. תכולת הפרויקט:על הסטודנטים ללמוד על השיטות השונות לביצוע איכון רשתות, לבחור שיטה אחת, לתכנן ולממש סימולצית מטלב המדמה את פעולת האיכון ברשת. ביצועי הסימולציה יושוו לחסמים קיימים וחסמים שיפותחו תוך כדי הפרויקט. קורסי קדם:נושאים מתקדמים בתקשורת (במקביל לפרויקט) מקורות:
|
פרויקטים נוספים מומלצים |
|
203 Ultra Low Power Low Voltage Level Detector חיישן מתח ספק בהספק ומתח נמוךשם המנחה: Asaf Feldman הרקע לפרויקט:Advances in the Internet of Things (IoT) market has made low voltage and low power operation a key in SoC designs. Many SoCs are place in an operating voltage near the threshold voltage of the devices and consumes very little power. A Voltage Level Detector senses when the supply of the chip is high enough for the chip to begin operation. The accuracy and ability of the VLD to detect low voltages affect the entire power consumption of the SoC. The challenges of these type of circuits is for them to be operation even below the expected supply voltage and to be highly accurate and be resistant to PVT and random variations. This of course becomes extremely hard when the devices are operating deep in sub-threshold. מטרת הפרויקט:In this project, several novel techniques will be utilized to design a low power and low voltage VLD. These techniques involve a combination of analog, digital and device physics concepts. During this work, you will design a novel VLD, all of which will be implemented in a Si IC. תכולת הפרויקט:In this project the student will design a VLD using digital and analog techniques. The schematics will be prepared in Virtuoso and simulated. Layout and post-layout simulations will be conducted to verify the circuit performance. This project will include a tapeout and Silicon measurements. The successful conclusion of this project may lead to an academic publication. קורסי קדם:
מקורות:
|
|
207 Fast startup Crystal Oscillator clock generator for IOT devices מחולל שעון עם התעוררות מהירה עבור רכיבי האינטרנט של הדבריםשם המנחה: Ido Shpernat הרקע לפרויקט:Generating a clock that is reliable, accurate and available as soon as the power is up is essential for IOT systems which communicate in “bursts”. For generating these clocks, crystal oscillator is a very good option. But usually the crystal oscillator circuit suffers from slow startup. Therefore, it is essential to improve the startup time with complex startup methods such that the steady state power efficiency is not compromised. מטרת הפרויקט:In this project, you will design a clock generator and utilize various fast startup methods to minimize the startup time while keeping the clock generator power efficiency in steady-state. תכולת הפרויקט:You will need to learn the theory of crystal oscillators, survey fast wakeup methods used in prior-art and then implement the circuit in 65nm CMOS process. The schematics will be prepared in Virtuoso and simulations will be conducted to verify the circuit’s performance. קורסי קדם:
מקורות:
|
