פרויקטי גמר - הנדסת מחשבים - המעבדה לתכן חומרה - תשפ"ג

901 Hardware Cryptographic Accelerator

מאיץ חומרה להצפנה

שם המנחה: Dr. itamar levi , Oren Ganon
אחראי/ת אקדמי/ת: דר' איתמר לוי

הרקע לפרויקט:

There are several benefits to introducing cryptographic acceleration into computing hardware depending on how you got about integrating these systems. for many, the biggest benefit to cryptographic acceleration is that it enables their computing hardware to focus on other operational aspects and this could help to provide a significant boost in hardware performance and operational ability.

Enhanced security is another benefit to be drawn from cryptographic acceleration. By utilizing hardware or software that is not just specifically designed to function within such an environment but has also been rigorously tested by third parties to test the claims made my manufacturers with regards to its capabilities, computational resources can therefore be leveraged to security elements to provide enhanced security.

מטרת הפרויקט:

Cryptographic Accelerator - is a co-processor designed specifically to perform computationally intensive cryptographic operations, doing so far more efficiently than the general-purpose CPU.
This project is about building a Cryptographic Accelerator to Cadence Processor using HDL language , Cryptographic Analysis and Software \ Hardware Profiling

תכולת הפרויקט:

The Students will design and build Cryptographic Accelerator on Cadence processor (in HDL), profiling his performance and produce analysis data for his design

קורסי קדם:

Cryptographic , Logic Design , Computer Organization \ Embedded System

דרישות נוספות:

The students should take course \ have the background of Cryptographic , Logic Design , Computer Organization \ Embedded System

מקורות:

https://ip.cadence.com/knowledgecenter/know-ten/hwsw/optimized-with-tie
https://www.lanner-america.com/blog/cryptographic-acceleration-enhances…

902 Laser Fault Injection Sensing and characterization

חישת החדרת כשלים ע"י לייזר ואפיון השגיאה

שם המנחה: ד"ר איתמר לוי
אחראי/ת אקדמי/ת: ד"ר יואב ויצמן

הרקע לפרויקט:

הפרויקט עוסק בחישת החדרות כשלים למערכות אלקטרוניות. החדרת כשלים מהווה אמצעי עבור תוקפים לחלץ אינפורמציה סודית ממערכות אלקטרוניות קריפטוגרפיות. ע"י חלחול הכשל לערוץ התקשורת ניתן להסיק למשל מפתחות הצפנה. הטכנולוגיה המפותחת מבקשת לאתר החדרת כשלים ולמנוע אפשור ערוץ התקשורת במדה והתגלה.

מטרת הפרויקט:

המטרה היא לספק יכולות חישה דיגיטליות (רלוונטי לשרשרת סייבר \ שרשרת חומרה\ ננו-אלקטרוניקה) בעלות מימוש נמוכה (מעט חומרה) עם רזולוציה מרחבית וזמנית גבוהה ואפיון מודל לשגיאה תחת תנאים שונים.

תכולת הפרויקט:

הסטודנטים יעבדו עם עמדת הלייזר בסביבה אוטומאטית נשלטת ע"י קוד פייטון, יממשו מערכת קריפטוגרפית (למשל הצפנה) על גבי FPGA (או מימוש מעבד פשוט, לתקשורת תכנתית או מימוש ישיר בחמרה) , ויממשו מגוון סנסורים בתכן, יתקשרו עם הרכיב יעריכו את טיב ההגנה ע"י מגוון מטריקות וכו'.

קורסי קדם:

לא חובה עבור תחילת הפרויקט (כלומר פרויקט יכול להתחיל ללא והקורס יילקח תו"כ) - מבוא לקריפטו.
סטודנטים מננו יכולים לקחת במקום מבוא לקריפטו מבוא לחומרה בטוחה תו"כ הפרויקט.

דרישות נוספות:

ידע בפייטון יכול להיות בהחלט לעזר ואנו עושים שימוש בכלי באופן מאסיבי.
מימוש למשל ב VERILOG הוא לא ידע חובה מקדים אך יכול להיות לעזר, במידה וסטודנטים מתאימים יימצאו ואינם מכילים זאת בסט הכלים שלהם נלמדם את הנושא תוך כדי.

מקורות:

  1. file:///C:/Users/user/Downloads/Mirbaha_Amir-Pasha_2011.pdf
  2. https://eprint.iacr.org/2009/575.pdf

יינתנו בפתיחת הפרויקטים מקורות מדויקים.

903 Distributed Clock Synchronization on Grids

סנכרון שעונים מבוזר על גבי סבכות

שם המנחה: Moti Medina
אחראי/ת אקדמי/ת: ד"ר מוטי מדינה

הרקע לפרויקט:

שיטות קיימות לסינכרון שעונים על גבי שבב (למשל, עצי שעונים) הן ריכוזיות ואינן סקלביליות: הפרשי הזמן בין שני שעונים של יחידות סמוכות הוא פרופורציוני לגודל השבב. אנו חוקרים שיטות בהן הפצת השעון נעשית באופן מבוזר (ולא ריכוזי). התהליך של תכנון חומרה לסינכרון שעונים לרוב מתחיל בניסוח אלגוריתם מבוזר תאורטי, ניתוח תאורטי, מימוש האלגוריתמים בחומרה, ולבסוף הדגמה באמצעות סימולציות שאכן המימוש תואם את התאוריה.

מטרת הפרויקט:

בפרוייקט זה נעשה תהליך הפוך! אנו נלמד את שיטת הפצת השעון במאמר המצורף, נחלץ ממנו את אלגוריתם מבוזר ה"חבוי" בו, ננתחו, ונממשו שוב בראייה האלגוריתמית אותה נפתח. כמובן,

עלינו לשחזר את תוצאות המעגל המקורי במימושינו.

תכולת הפרויקט:

  1. למידת המאמר המצורף.
  2. חילוץ אלגוריתם מבוזר "רציף".
  3. תכנון אלגוריתם מבוזר "בדיד".
  4. ניתוח תאורטי של האלגוריתם (ניתוח זמן התכנסות, הפרש שעונים לוקאלי וגלובלי מושג, וכו').
  5. מימוש האלגוריתם בתכן ספרתי.
  6. שחזור תוצאות המאמר.
  7. ריכוז וסיכום התוצאות בפורמט של מאמר.

קורסי קדם:

  • 83681 חומרה מכילה מטסטביליות
  • 83612 מעגלי ומערכות VLSI דיגיטליים

מקורות:

S. Fairbanks and S. Moore, "Self-timed circuitry for global clocking," 11th IEEE International Symposium on Asynchronous Circuits and Systems, 2005, pp. 86-96, doi: 10.1109/ASYNC.2005.29. (https://www.cl.cam.ac.uk/~swm11/papers/async2005.pdf)

פרויקטים נוספים מומלצים

210 Logic hardware/software design for modeling and characterization of Electromagnetic Side-Channels

תכן חמרה\תכנה לאפיון התפשטות ערוצי צד אלקטרומגנטיים

שם המנחה: ד"ר איתמר לוי
אחראי/ת אקדמי/ת: ד"ר איתמר לוי

הרקע לפרויקט:

מערכות חמרה\תכנה בימינו סובלות ממתקפות במדיום הממשי בהן לתוקפים יש גישה למדידה קרובה\רחוקה מהמערכת אשר אמורה לשמור סודות דיגיטאליים. בתוך כך מערכות קריפטוגרפיות דורשות הגנה בפני מתקפות סייבר-פיסיקליות כגון מתקפות ערוצי צד. בפרט מאוד מפחיד ערוץ המדידה הפאסיבי האלקטרומגנטי (קרוב\רחוק). בפרויקט אנו נתמודד עם תכן מערכת FPGA \ תכנה לשם אפיון פליטת האינפורמציה האלקטרומגנטית, זאת לשם הבנה ואישוש מודל אנליטי\ פיתוח מטודולוגיה ויכולות לסמלץ ולתכנן הגנה עבור מערכות סייבר.

מטרת הפרויקט:

מתקפות ערוצי צד מהוות איום לאבטחת רכיבי קצה\IoT, מערכות משולבות ורכיבי רשת. בפרויקט אנו נתמודד עם תכן מערכת FPGA \ תכנה (כתלות ברקע של הסטודנטים) לשם אפיון פליטת האינפורמציה האלקטרומגנטית עם סנסורים מתקדמים וסביבת אוטומצייה משוכללת בפייטון המדברת ישירות עם מרכיבי המערכת. המטרה הכללית הינה ייצירת מערכת גנרית לאפיון ובחינת פליטת האינפורמציה ולכן להגן ולחזק אבטחת מערכות.

תכולת הפרויקט:

  • בניית סביבת חמרה \ תכנה (ממשק \ בקרה ולוגיקה - מצפין בסיסי).
  • בניית מנגנון חזרתיות על המדידה ושליטה על פרמטרים שלה.
  • בניית מנגנון אפיון יחס אות לרעש דרך ערוץ המדידה ועיבוד אות.
  • הקשחת האוטומציה והחזרתיות של הניסוי ושליטה (פייטון בעיקר) בסביבות.

קורסי קדם:

Course 83253 Logic Design. One of the courses: 83612, 83612 or 83313

דרישות נוספות:

כל קורסי ארכיטקטורה או תכן (חמרה אות תכנה) רלוונטיים. קריפטו יכול להועיל במקצת אך לא חובה. מבוא לאבטחת חומרה - מומלץ אך לא חובה.
עיקר הפרויקט דורש הפגנת יכולות גבוהות בתכן חמרה או תכנה עצמאיות ופתרון בעיות הנדסיות וחשובה שליטה גבוהה בפייטון. חלק לא קטן ניתן ללמוד תוך כדי אך זיקה חזקה לנושאים (לפחות לחלקם) דרושה.

מקורות:

  1. De Mulder, Elke, et al. "Electromagnetic analysis attack on an FPGA implementation of an elliptic curve cryptosystem." EUROCON 2005-The International Conference on" Computer as a Tool". Vol. 2. IEEE, 2005.
  2. Camurati, Giovanni, et al. "Screaming channels: When electromagnetic side channels meet radio transceivers." Proceedings of the 2018 ACM SIGSAC Conference on Computer and Communications Security. 2018.

מקורות נוספים יינתנו לאחר פגישה עם המנחה ומציאת התאמה.

211 Physical countermeasure against electromagnetic side channel attack

הגנה פיזיקלית מפני תקיפת ערוצי צד אלקטרומגנטית

שם המנחה: עדות כץ
אחראי/ת אקדמי/ת: ד"ר איתמר לוי

הרקע לפרויקט:

תקיפת ערוצי צד מאפשרת חילוץ של מידע סודי ממידע שדולף מערוצים לא סטנדרטיים. למשל קרינה אלקטרומגנטית הנפלטת מצ'יפים כתוצאה מהמימוש החומרתי, ניתנת למדידה על ידי פרובים אלקטרומגנטיים. מכיוון שהקרינה קורלטיבית עם חלק מהמידע העובר בצ'יפ, ניתן לחלץ מהמדידות האלקטרומגנטיות מידע סודי. כיום, מנגנון ההגנה הפיזיקלי הנפוץ ביותר למניעת תקיפה אלקטרומגנטית הוא shielding, אשר ביכולתו למסך חלק מפליטת הקרינה.

מטרת הפרויקט:

מטרת הפרויקט היא לבחון את ההשפעה של shield מתכתי על קרינה אלקטרומגנטית הנפלטת ממימוש חומרתי, על ידי סימולציות אלקטרומגנטיות עבור קונפיגורציות שונות של הshield. לדוגמא פרמטרים שנרצה לבחון: ההשפעה של מבנה, מימדים ופרמטרים פיזיקליים אחרים, ממתוח אקטיבי ורגולציה רנדומית של השילד, או שימוש ב METAL FILL אינרהרנטי בתהליכי ייצור VLSI לשם הגנה.

תכולת הפרויקט:

במהלך הפרויקט הסטודנטים יבצעו סימולציות בכלי סימולציות אלקטרומגנטיות, תוך שילוב עבודה בסביבת Virtuoso על מספר layouts שונים שהם יצרו. במקביל, יבחנו את ההשפעות של שינוי פרמטריים פיזיקליים על הפליטה האלקטרומגנטית. אם הפרויקט יהיה מוצלח תבחן אפשרות לשלוח לייצור.

קורסי קדם:

מעגלים משולבים ספרתיים
מבוא לחומרה בטוחה – יתרון, ניתן גם לעשות את הקורס תוך כדי.

דרישות נוספות:

יילקחו רק סטודנטים מאוד מוטיבציוניים וכישרוניים לפרויקט זה, כלומר ישנה תחרות על השיבוץ בהתאם ליכולות\ ניסיון ומוטיבציה.

מקורות:

  1. https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8894028
  2. https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=9143434

212 Novel architecture design for integrating eDRAM in SoCs

תכנון ארכיטקטורה לזכרון דינאמי מוטמע לשילוב בצ'יפים חדשניים

שם המנחה: אודם הראל
אחראי/ת אקדמי/ת: פרופ' אדם תימן

הרקע לפרויקט:

זכרונות הם חלק עיקרי בצ'יפים היום ולכן נדרש תכנון רב בשביל לממש זכרון יעיל ביותר מבחינת שטח, מהירות וצריכת הספק. יש הרבה עבודה היום על למצוא ארכיטקטורה משופרת למאקרו של זכרונות.

מטרת הפרויקט:

המטרה היא לבנות זכרון דינאמי מהיר ויעיל יותר ממה שקיים היום בשוק. בפרוייקט ננסה לחשוב על זכרון יעיל ולממש אותו לרכיב IP שלם ומוכן, תוך התחשבות בפרמטרים השונים המשפיעים עליו ועל היכולות שלו. בכך נוכל ללמוד על השיקולים השונים בתכנון זכרון ושילובו במערכת שלמה.

תכולת הפרויקט:

מחקר מקדים על זכרונות בתעשיה, סימולציות היכרות על מנת להכיר איך זכרונות שונים עובדים, הבנת הצרכים בארכיטקטורה של זכרון, תכנון ובניה של ארכיטוקטורה שלמה.

קורסי קדם:

מעבדה המעגלים ספרתיים, קורס של מעגלים משולבים

דרישות נוספות:

וירטואוזו

מקורות:

  1. Gain-cell embedded DRAMs for low-power VLSI systems-on-chip / Pascal Meinerzhagen, Adam Teman, Robert Giterman, Noa Edri, Andreas Burg, Alexander Fish. Springer. https://doi.org/10.1007/978-3-319-60402-2

213 eDRAM architecture design for in memory computing

תכנון ארכיטקטורה של זכרון דינאמי המשלבת חישובים אריטמתיים

שם המנחה: אודם הראל
אחראי/ת אקדמי/ת: פרופ' אדם תימן

הרקע לפרויקט:

כיום יש מאמצים רבים ליצור זכרונות יעילים יותר מבחינת שטח, מהירות וצריכה הספק מינימאלית. צעד נוסף קדימה, יהיה ליצור ארכיטקטורה של זכרון שתומכת ביכולת ביצוע פעולות אריטמתיות שהמעבד צריך לבצע באופן שוטף.

מטרת הפרויקט:

ליצור ארכיטקטורה של מערכת שמתפקדת כזכרון לכל דבר ובנוסף תומכת ביכולת לבצע פעולות נוספות (כגון nor,nand וכו').

תכולת הפרויקט:

נתכנן מערך זכרון ייחודי ומותאים לדרישות שלנו. נבצע סימולציות מקיפות בשביל לוודא תפקוד נכון ויעיל של המערכת שלנו. זה ייעשה במערכת וירטואוזו.

קורסי קדם:

מעגלים משלובים או/ו מעגלים ספרתיים (יחד עם המעבדה)

דרישות נוספות:

ידע ב virtuoso

מקורות:

  1. Gain-cell embedded DRAMs for low-power VLSI systems-on-chip / Pascal Meinerzhagen, Adam Teman, Robert Giterman, Noa Edri, Andreas Burg, Alexander Fish. Springer. https://doi.org/10.1007/978-3-319-60402-2

216 Dual Mode Logic architecture optimization method developed, based on mathematical tools

אופטימיזציה של ארכיטקטורת DML בהינתן כלים מתימטיים

שם המנחה: פרופ' אלכס פיש
אחראי/ת אקדמי/ת:  פרופ' אלכס פיש

הרקע לפרויקט:

Dual Mode Logic הינה לוגיקה שפותחה בקבוצה שלנו, המשלבת בין לוגיקת cmos הנפוצה, ובין לוגיקה דינאמית, ברמת השער (nand/nor וכדומה). בלוגיקה זו קיימים שני מצבי פעולה:

מצב סטטי- שבו יש שמירת אנרגיה וביצועים נמוכים.
מצב דינמי- שבו הביצועים גבוהים אך גם צריכת האנרגיה גבוהה.
שילוב בין המצבים מביא לשיפור הן במהירות הפעולה והן בצריכת ההספק. הלוגיקה הראתה תוצאות טובות מאוד בטכנולוגיות שונות. האתגרים בלוגיקה זו רבים. החל מבחינה של גדלי הטרנזיסטורים בכל שער, דרך חיבור בין שערים שונים, ועד יצירת מודולים גדולים ומורכבים יותר. מתוך כך גם קיימות אינסוף אפשרויות למהנדס בתכנון ב-DML, והיכולות בלוגיקה זו רבות.

עד כה פותחה הלוגיקה בכלים חומרתיים בלבד: פותחה שיטה ל LE, נבנו בלוקים שונים (adders, מכפלים) והלוגיקה נבדקה ב PVT שונים, בין השאר.

הפרוייקט זה נעלה שלב: נסתכל על DML ברמה הארכיטקטונית; נשתמש בכלים סמי אוטומטיים (salamandra), כדי לחלץ את הנתונים המתאימים מהחומרה, ואז ננתח אותם (פונקציות בפייתון ובמטלב) בהתבסס על כלים בסיסיים מתורת הגרפים ואופטימיזציה דיסקרטית.

מטרת הפרויקט:

בפרויקט זה נבחן את לוגיקת DML בטכנולוגיות חדשות ומגוונות.

תכולת הפרויקט:

ננתח ארכיטקטורות מורכבות הבנויות מלוגיקת DML (כמו NTT, שהוא FFT מודולרי) באמצעות virtuoso וsalamadra ( פייתון). ננתח את הדאטא שיתקל מהסימולציות ונעביר אותו לסביבת המטלב, שם נשווה את התוצאות המתקבלות ע"י האלגוריתם המוצע ע"י הקבוצה שלנו.

קורסי קדם:

  • קורס מעגלים ספרתיים 83-308
  • מעבדה למעגלים ספרתיים 83-315
  • מעגלים משולבים ספרתיים 83-313

דרישות נוספות:

  • אלגברה לינארית 83-110
  • עיבוד ספרתי של אותות 1 83-320
  • תורת הגרפים ושימושיה 83-652

מקורות:

  1. I. Levi and A. Fish, "Dual Mode Logic—Design for Energy Efficiency and High Performance," in IEEE Access, vol. 1, pp. 258-265, 2013, doi: 0.1109/ACCESS.2013.2262015.
  2. A. Kaizerman, S. Fisher and A. Fish, "Subthreshold Dual Mode Logic," in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 21, no. 5, pp. 979-983, May 2013, doi: 10.1109/TVLSI.2012.2198678.

217 Improving data integrity in embedded memories by applying algorithmic/statistical methods

שיפור שימור מידע בזכרונות מוטמעים בשילוב שיטות אלגוריתמיות/סטטיסטיות

שם המנחה: רומן גולמן
אחראי/ת אקדמי/ת: פרופ' אדם תימן

הרקע לפרויקט:

Gain-cell embedded DRAM (GC-eDRAM) is a memory technology that has been shown to be an interesting alternative to standard SRAM for various applications. One of the drawbacks of this technology is the limited data retention time (DRT) due to parasitic leakage currents.

מטרת הפרויקט:

In this project, the students will model the probability of cell failures and explore the possibilities of improving the DRT through algorithmic approaches mixed with circuit design techniques.

תכולת הפרויקט:

The project is a research project with both theoretical and implementation components, intended for both Electrical and Computer Engineering students.

קורסי קדם:

מעגלים משולבים ספרתיים 83-313

דרישות נוספות:

The work will Verilog/Virtuoso components and probably also include Matlab 

מקורות:

  1. P. Meinerzhagen, A. Teman, R. Giterman, N. Edri, A. Burg, and A. Fish, Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip. Berlin, Germany: Springer, 2018.
  2. Teman A, Meinerzhagen P, Burg A, Fish A (2012) Review and classification of gain cell eDRAM implementations. In: Proc. IEEE Convention of Electrical and Electronics Engineers in Israel (IEEEI), pp 1–5

218 Advanced peripheral circuits and techniques for GC-eDRAM

תכנון מנגנוני פריפריה מתקדמים לזיכרונות דינאמיים

שם המנחה: רומן גולמן
אחראי/ת אקדמי/ת: פרופ' אדם תימן

הרקע לפרויקט:

Gain-cell embedded DRAM (GC-eDRAM) is a dynamic storage technology that presents an alternative to standard SRAM for various applications. In this project, novel circuit techniques will be developed for GC-eDRAM based memories to improve performance, power, and area (PPA) costs.

מטרת הפרויקט:

The project outcome is a novel technique for improving the GC-eDRAM technology

תכולת הפרויקט:

This work will include the investigation of sophisticated refresh schemes, advanced write-back techniques, and others. This research project will include Virtuoso based simulation in advanced CMOS nodes

קורסי קדם:

  • מעגלים משולבים ספרתיים 83-313

דרישות נוספות:

The project will include Virtuoso simulations and possibly layout, digital (Verilog) design and other chip design skills.

מקורות:

  1. P. Meinerzhagen, A. Teman, R. Giterman, N. Edri, A. Burg, and A. Fish, Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip. Berlin, Germany: Springer, 2018.
  2. Teman A, Meinerzhagen P, Burg A, Fish A (2012) Review and classification of gain cell eDRAM implementations. In: Proc. IEEE Convention of Electrical and Electronics Engineers in Israel (IEEEI), pp 1–5.

219 In-memory computing using the GC-eDRAM

ביצוע פעולות חישוביות בזיכרון דינאמי

שם המנחה: רומן גולמן
אחראי/ת אקדמי/ת: פרופ' אדם תימן

הרקע לפרויקט:

Gain-cell embedded DRAM (GC-eDRAM) is a memory technology that has been shown to be an interesting alternative to standard SRAM for various applications. One of the drawbacks of this technology is the limited data retention time (DRT) due to parasitic leakage currents.

מטרת הפרויקט:

The unique features of the GC-eDRAM memories, require specialized memory block design, but also an opening for implementing in-memory logical computations with very little overhead. For example readout of an logical "NOR" function result for two adjacent memory rows can be performed in such a memory with very little overhead. In this project we aim to design a GC-eDRAM memory that will allow to perform various logical computation with data stored in the memory.

תכולת הפרויקט:

The students will develop a unique memory design and architecture. They will be required to suggest and implement novel ideas in memory design and run various simulations to prove the suggested memories reliability.

קורסי קדם:

  • Digital Integrated Circuits (83-313)

דרישות נוספות:

Running Simulations in Virtuoso and layout

מקורות:

  1. Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip / Pascal Meinerzhagen, Adam Teman, Robert Giterman, Noa Edri, Andreas Burg, Alexander Fish. Cham, Switzerland: Springer, 2018
  2. Teman A, Meinerzhagen P, Burg A, Fish A (2012) Review and classification of gain cell eDRAM implementations. In: Proc. IEEE Convention of Electrical and Electronics Engineers in Israel (IEEEI), pp 1–5.

703 Secure Implementation of Advance Symmetric Cryptographic Algorithms

מימוש בטוח של אלגוריתמים קריפטוגרפיים סימטריים מתקדמים

שם המנחה: איתמר לוי
אחראי/ת אקדמי/ת: דר' איתמר לוי

הרקע לפרויקט:

אלגוריתמים קריםטוגרפיים חשופים למגוון תקיפות בעולם הפיסיקלי. בעיקר בגלל שניתן למדוד אינפורמציה ממשתנים פנימיים בזמן ריצת האלגוריתם, מה שממוטט את הנחות האבטחה של המערכת. לשם הגנה משתמשים ברנדומיות, הן אם ברמת האלגוריתם, ברמה הלוגית ע"י מיסוך משתנים פנימיים או רנדומיזציה של "מתי החישוב מתבצע". הפרויקט יעסוק במימוש אלגוריתמים מתקדמים המיועדים לרמת אבטחה גבוהה עם עלות נמוכה (LightWeight Authenticated Encryption). פרויקט זה עוסק באלגוריתמים סימטריים ובהתאם ליכולות הסטודנטים וסט הכלים שמגיעים עמו, כך ננתב בפרויקט את רמת ההגנה והמימוש: דהיינו בין אם בתוכנה (על סביבת מעבד) או חומרה (למשל FPGA).

מטרת הפרויקט:

מימוש אלגוריתמים מתקדמים ושיטות הגנה יעילות וחדשניות בהתאם לסביבת המימוש, מטרת העל כמובן היא מתן מענה הגנתי עם עלות מימוש נמוכה (שטח קוד, אנרגיה, זמן חישוב וכו')

תכולת הפרויקט:

מימוש האלגוריתמים והבנתם (גם הבנה במבט על של התכונות הקריפטוגרפיות שלהם), הוספת מנגנוני הגנה באופן יעיל. למשל שילוב של שיטות כמו BIT_SLICING , מיסוך ו- SHUFFLING בין עם על מעבד או בחומרה.

קורסי קדם:

מבוא לקריפטו - חובה
מבוא לחומרה בטוחה --יתרון

דרישות נוספות:

ידע מימושי או בקוד (assembler C בסביבת מעבד) או בחומרה (verilog)
יכולות בסיסיות בסביבות קוד בסיסיות (למשל פייטון וכו')

מקורות:

ישנו אוסף עצום של מקורות. מידע ינתן בפגידות אישיות:

[1] https://csrc.nist.gov/projects/lightweight-cryptography

704 Efficient Secure Implementation of Advanced Asymmetric Cryptographic Algorithms

מימוש יעיל של הגנות עבור אלגוריתמים קריפטוגרפים אסימטריים מתקדמים

שם המנחה: איתמר לוי
אחראי/ת אקדמי/ת: דר' איתמר לוי

הרקע לפרויקט:

אלגוריתמים קריםטוגרפיים חשופים למגוון תקיפות בעולם הפיסיקלי. בעיקר בגלל שניתן למדוד אינפורמציה על משתנים פנימיים בזמן ריצת האלגוריתם, מה שממוטט את הנחות האבטחה של המערכת. לשם הגנה משתמשים ברנדומיות, הן אם ברמת האלגוריתם, ברמה הלוגית ע"י מיסוך משתנים פנימיים או רנדומיזציה של "מתי החישוב מתבצע". עבור מערכות קריפטוגרפיות סימטריות יש לתוקף יכולת לאסוף הרבה סטטיסטיקה (לחזור על מדידות) ולכן עלות ההגנה מאוד גבוה. בפרויקט זה נתמקד במימוש אלגוריתמים אסימטריים. כאשר אלגוריתמים אלו "רצים" למשל לשם חלוקת מפתחות התוקף נדחק לסיטואציה בה הוא מקבל מספר בודד של מדידות (למשל מדידת זרם אחת בזמן הצפנה בודדת). למרות זאת התקיפות החזקות הקיימות מצליחות לשחזר סודות מהמדידה. לשם הגנה ניתן להשקיע הרבה פחות אנרגיה מאשר במקרה הסימטרי.

הפרויקט יעסוק במימוש אלגוריתמים מתקדמים המיועדים לרמת אבטחה גבוהה עם עלות נמוכה (Post Quantom Cryptography). פרויקט זה יעסוק במימוש תכנתי (על סביבת מעבד) ושילוב מנגנוני הגנה באופן יעיל בסביבה זו.

מטרת הפרויקט:

מימוש אלגוריתמים מתקדמים ושיטות הגנה יעילות וחדשניות בהתאם לסביבת המימוש (סוג המעבד והאמצעים הקיימים בו, למשל רוחב מלה, סוגי פעולות במעבד ומאיצים וכו'), מטרת העל כמובן היא מתן מענה הגנתי עם עלות מימוש נמוכה (שטח קוד, אנרגיה, זמן חישוב וכו')

תכולת הפרויקט:

מימוש האלגוריתמים והבנתם (גם הבנה במבט על של התכונות הקריפטוגרפיות שלהם), הוספת מנגנוני הגנה באופן יעיל. למשל שילוב של שיטות כמו BIT_SLICING , מיסוך ו- SHUFFLING בחומרה ואופטימזציה לחומרה בשימוש (סוג המעבד וכו').

קורסי קדם:

מבוא לקריפטו - חובה
מבוא לחומרה בטוחה --יתרון

דרישות נוספות:

ידע מימושי בקוד C עדיפות תנתן ל assembler בסביבת מעבד
יכולות בסיסיות בסביבות קוד בסיסיות (למשל פייטון וכו')

מקורות:

מקורות יינתנו בפגישה, לינק כללי כ"טיזר":
[1] https://csrc.nist.gov/projects/post-quantum-cryptography

705 Secure Computation with Minimal Disclosure

חישוב בטוח עם חשיפה מינימלית

שם המנחה: כרמית חזאי
אחראי/ת אקדמי/ת: פרופ' כרמית חזאי

הרקע לפרויקט:

חישוב בטוח הינו כלי חשוב בקריפטוגרפיה המאפשר להריץ חישוב ברשת של מחשבים הנמצאים תחת מתקפה, תוך שמירה על תכונות חשובות כמו פרטיות ונכונות. בפרויקט זה נתמקד במודל עם שני שחקנים אליס ובוב המחשבים את הפונקצייה הבאה. לפונקצייה שני קלטים: (1) פולינום (.)P מדרגה d לאליס, (2) וקלט x לבוב. המטרה של השחקנים היא לחשב (x)P כך שבוב ילמד את ההצבה בפולינום ושום דבר מעבר לכך. ואילו אליס לא תלמד כלום מהחישוב. לפונקצייה זו מספר אפליקציות חשובות והיא נחקרה ונלמדה רבות על ידי קהיליית הקריפטוגרפיה.

מטרת הפרויקט:

מטרת הפרויקט היא לתכנן ולממש פרוטוקולים שונים המחשבים פונקציה זו תוך שימוש בפרימיטיבים קריפטוגרפיים שונים. מטרת המימושים היא להסיק מסקנות מההשוואה של הבניות השונות בנוגע לסיבוכיות החישוב והתקשורת.

תכולת הפרויקט:

במהלך הפרויקט הסטודנטים ירכשו ידע מקיף וחשוב בקריפטוגרפיה וחישוב בטוח. בפרט, ילמדו טכניקות הוכחה ותכנון של פרוטוקולים, כמו גם מודלי תקיפה שונים והגנות מפניהם. המימושים יעשו תוך שימוש ב-open source הבא: http://crypto.biu.ac.il/about-scapi.php

קורסי קדם:

  • מבוא לקריפטוגרפיה 83-458
  • חישוב בטוח 83-657

מקורות:

  1. http://www.wisdom.weizmann.ac.il/~naor/PAPERS/ope.pdf http://eprint.iacr.org/2009/459.pdf
  2. https://eprint.iacr.org/2015/004.pdf

220 Development of a decoder for Quantum Error Correction

פיתוח מפענח לתיקון שגיאות בחישוב קוואנטי

שם המנחה: יונתן שושן
אחראי/ת אקדמי/ת: פרופ' אלכס פיש

הרקע לפרויקט:

פיתוח מחשבים קוואנטיים הינו תחום מחקר הצובר תאוצה בשנים האחרונות. פיתוח התקני החישוב הבסיסיים, הביטים הקוואנטיים, מהווה את ליבת המחקר ומרכז את מירב תשומת הלב. עם זאת, ישנה הבנה המוסכמת על כל המומחים לעניין, שללא יכולת תיקון שגיאות, לא ניתן יהיה לעשות שימוש מהותי במחשבים קוואנטיים עתידיים.
לכן, פיתוח יכולת תיקון שגיאות בקנה מידה רחב עבור מחשבים קוואנטיים הינו תת-תחום מהותי וחשוב. במסגרת זו, ישנן כמה גישות לניטור ותיקון שגיאות, ואחד המרכיבים המהותיים בכל מערכת כזו הינו המפענח.

מטרת הפרויקט:

במסגרת הפרויקט יפותח מעפנח תיקון שגיאות קוואנטי וימומש במערכת חומרה-תוכנה בזמן אמת. המפענח ינותח על מנת לאפיין את איכויותיו האלגוריתמיות ויושווה למעפנחים קיימים שפורסמו במחקרים אחרים. בנוסף, ינותחו ביצועי המפענח בהיבטי חומרה, קרי רוחב פס וצריכת אנרגיה/הספק. התוצרים הסופיים של הפרוייקט יהיו המפענח והמימוש שלו בסביבת בחומרה-תוכנה, דו"ח ניתוח יכולות המפענח ומאמר לפרסום בג'ורנל/כנס.

תכולת הפרויקט:

  • למידת הרקע הנדרש בנושאים הבאים:
  1. מחשוב קוואנטי.
  2. תיקון שגיאות במחשבים קוואנטיים.
  3. מערכות-על-שבב ותוכנה-חומרה בזמן אמת.
  4. למידת מערכת קיימת על בסיס פרוייקט מהשנה שעברה.
  • פיתוח מפענח על בסיס רעיון קודם או פיתוח חדש, בהתאם לממצאי סקר ספרות.
  • מימוש וניתוח יכולות המפענח.
  • כתיבת דוח ומאמר מדעי.

קורסי קדם:

  • DDP
  • חישוב קוואנטי
  • מעגלים משולבים
  • פיסיקה

מקורות:

  1. https://www.youtube.com/watch?v=Z1uoz_8dLH0&list=PL74Rel4IAsETUwZS_Se_P…
  • Layered Architecture for Quantum Computing
  • LILLIPUT
  • State preservation by repetitive error detection in a superconducting quantum circuit
  • Cryo-CMOS for quantum computing

223 Macro-architecture design for novel memory integration in chip

תכנון של מאקרו-ארכיטקטורה לשילוב זכרון חדשני בצ'יפים

שם המנחה: אודם הראל ורומן גולמן
אחראי/ת אקדמי/ת: פרופ' אדם תימן

הרקע לפרויקט:

בעולם הטכנולוגי של היום, בו צ'יפים שולטים בכל אמצעי חישובי, נעשית עבודה רבה על ייעול ושיפור של זכרונות השולטים ברוב השטח וצריכת ההספק של צ'יפים אלו. בפרוייקט זה נעבוד בטכנולוגיות חדישות בהם משתמשים בתעשייה ונתכנון זכרון משופר - קטן יותר, מהיר יותר וצורך פחות הספק, אשר נותן מענה לאפליקציות ספציפיות במערכת.

מטרת הפרויקט:

המטרה היא להגיע לארכיטקטורה של זכרון מוגמר אשר מכיל את הפריפריות הנרדשות לתפעולו ובעל יתרונות רבים על זכרונות בהם משתמשים היום. במהלך העבודה נלמד על מושגים החשובים בתעשייה ועל דרך החשיבה של תכנון מאקרו בגודל זה מכמה כיוונים שונים.

תכולת הפרויקט:

מחקר על פתרונות הקיימים היום ולמידה על סוג הזכרון אתו נעבוד. סימולציות אשר יוכיחו ויעזרו לנו להגיע לפתרון הטוב ביותר. נעבוד עם הכלי וירטואוזו בין היתר.

קורסי קדם:

  • מעגלים ספרתיים ו/או מעגלים משולבים

דרישות נוספות:

  • וירטואוזו

מקורות:

  1. Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip / Pascal Meinerzhagen, Adam Teman, Robert Giterman, Noa Edri, Andreas Burg, Alexander Fish. Cham, Switzerland: Springer, 2018