יישום בFPGA למפענח טורבו לקודי קונבולוציה מבוסס על MAP

FPGA implementation of MAP decoder for convolutional code

In this project the students will be explore the MAP decoder which is currently is the heart of Turbo decoding, and then implement the all decoder. The students will study implementation approach in HW, simulating the code performance and implementing it. The decoder will be design to operate at low data rate.

תכולת הפרויקט:

1. לימוד טכניקות מימוש של המפענח
2. בניה והרצת סימולציה של מקודד ערוץ תקשורת ומפענח
3. סימולצית ברמה נמוכה של המפענח
4. איפין הארכיטקטורה של מפענח טורי
5. תכנון בחומרה של המפענח
6. מימוש ובדיקות

דרישות:

עיבוד ספרתי של אותות I, תקשורת ספרתית I
רצוי: תקשורת ספרתית II, תורת האינפורמציה

מקורות:

1. L. R. Bahl, J. Cocke, F. Jelinek, and J. Raviv, "Codes for Minimizing Symbol Error Rate," IEEE Theory, vol. 1T-20, pp. 284{287, March 1974.
2. J. Viterbi, "An intuitive justification of the MAP decoder for convolutional codes," IEEE J. Sel. Areas Commun., vol. 16, no. 2, pp. 260-264, Feb. 1998.
3. S. Benedetto, G. Montorsi, “Design of Parallel Concatenated Convolutional Codes,” IEEE Transactions on Communications, Vol. 44, No. 5 May 1996.

לפרטים:

פרופ' אפי זהבי