פרויקטי גמר - הנדסת מחשבים - סייבר וחומרה תש"פ
|
201 Secure Computation with Minimal Disclosure חישוב בטוח עם חשיפה מינימליתשם המנחה: פרופ' כרמית חזאי אחראי אקדמי: פרופ' כרמית חזאי הרקע לפרויקט:חישוב בטוח הינו כלי חשוב בקריפטוגרפיה המאפשר להריץ חישוב מבוזר על קלטים פרטיים, תוך שמירת תכונות חשובות כמו פרטיות ונכונות. בפרט, הפרוטוקול מבטיח ששום מידע פרט לפלט של החישוב לא ילמד, ושהפלט הנכון יחושב. בפרויקט זה נתמקד בפרוטוקולים כלליים, כלומר פרוטוקולים המחשבים כל פונקציה בצורה בטוחה (כאשר הפונקציה מתוארת כמעגל בוליאני). אחד הכלים הכי חשובים למימוש פרוטוקולים בטוחים הוא garbled circuits המאפשר לקמפל מעגל בוליאני למעגל חדש המסתיר את הערכים העוברים בחוטים הפנימיים. מטרת הפרויקט:מטרת הפרויקט היא ראשית לממש פרוטוקול חדש העושה שימוש בכלי הנ"ל ופותח לאחרונה במרכז הסייבר. לאחר המימוש יבוצעו סימלציות אשר יבדקו את הפרוטוקול על קבוצות שונות של שחקנים ומעגלים שונים, ברשת מקומית וברשת מרוחקת (באמצעות סימולציות בענן). המטרה העיקרית היא להבין את היתרונות של הפרוטוקול החדש ולבדוק האם הוא אכן מהיר יותר מפרוטוקולים קיימים ועבור אילו סביבות עבודה. תכולת בפרויקט:שלבי הפרויקט יכילו:
הפרויקט הינו שאפתני ומתאים לסטודנטים טובים ומשקיעים, ומאפשר ללמוד ולהיחשף לידע מאוד מבוקש מעולם הסייבר. דרישות:
מקורות:Carmit Hazay and Yehuda Lindell. Efficient Secure Two-Party Protocols -- Techniques and Constructions. Springer-Verlag, 2010. |
|
202 Technique for key generation using robust and tunable PUF שיטה ליצירת מפתח סודי תוך שימוש ב PUF יציב ואמיןשם המנחה: יואב ויצמן אחראי אקדמי: דר' אסנת קרן הרקע לפרויקט:Physically Unclonable Functions (PUFs) have gained substantial interest in enabling individual device authentication and key generation without physical storage, thus preventing existing attacks against memory-based key storage methods. However PUFs, response bits are partially unstable due to the effect of noise in marginally stable, thus design of a reliable PUF is a primary target. מטרת הפרויקט:In this project we use a very robust SRAM based PUF that was developed in our lab and we build a system around this PUF to receive error correction capabilities that reduce the bit error rate to a negligible level. The project will include building an error correction code that is using the PUF response to generate helper data that is stored and allow the recovery of reliable PUF response. תכולת בפרויקט:The students will learn the PUF response and evaluate the error probability, they will design an error correction code that will evaluate the PUF response and generate the syndrom suitable for this response. They will implement the algorithm in CMOS including the control logic. They will evaluate the performance. דרישות:
מקורות:https://people.csail.mit.edu/devadas/pubs/secure-robust-ecc-puf.pdf |
|
203 Fault injection attacks on memory arrays and countermeasures הזרקת כשלים למערכי זכרון וגילוייםשם המנחה: יואב ויצמן אחראי אקדמי: דר' אסנת קרן הרקע לפרויקט:הפרוייקט עוסק בהגנה על מערכי זכרון מפני הזרקות כשלים זדוניות שמטרתן לשבש או לשנות את פעולת המערכת. מטרת הפרויקט:לפרוייקט שני חלקים.
תכולת בפרויקט:במסגרת החלק הראשון יממושו שיטות שונות לשיבוש תוכן מערך זכרון המשמש לאחסון קוד ומידע, עבור כל שיטה יבנה מודל המתאר את השפעת הכשל על תוכן הזכרון מבחינת הקשר בין אופי השגיאות הנוצרות, מיקומן ומספרן והקורלציה (במידה וקיימת כזו) עם תוכן הזכרון עצמו. במסגרת החלק השני של הפרוייקט תבחן אפקטיביות אמצעי הגנה שונים כנגד הזרקות כשלים ככלל, ובחינת יעילותם של קודים מכווני אבטחה בפרט. דרישות:
מקורות:
|
|
204 Hardware assisted Control Flow Integrity (CFI) הגנה על מהלך וביצוע תקין של תוכנית הרצה על מעבד הנתון להתקפה זדוניתשם המנחה: גלעד דר אחראי אקדמי: דר' אסנת קרן הרקע לפרויקט:הפרוייקט עוסק בהגנה על תוכנה הרצה על מעבד מפני התקפות זדוניות שמטרתן לשבש את מהלכה או לשנות אותה כדי לחלץ דרכה מידע סודי הנמצא במערכת. מטרת הפרויקט:במסגרת הפרוייקט תבחן האפשרות לוודא בזמן אמת, כלומר בזמן הרצת הקוד, שהפקודות המתבצעות הן אכן הפקודות המקוריות ולא פקודות שהוזרקו ע"י תוקף המכיר את הקוד ואת ארכיטקטורת המחשב. הפרוייקט יתמקד בבחינת שיטות הגנה על פקודות הנמצאות בזכרון הראשי או ב cache. הפרוייקט לא יעסוק במנגנוני הגנה על פקודות הנמצאות בשלבי עיבוד ב- pipe . תכולת בפרויקט:במהלך הפרויקט הסטודנטים ירכשו ידע בנושא חומרה בטוחה ובקודים מכווני אבטחה. החלק הראשון של הפרוייקט יעסוק בהתקפה על מעבד נתון ובחלק השני ימומשו פתרונות שונים לגילוי שיבוש בקוד ע"י הוספת יחידות חומרה הפועלות במקביל למעבד זה ואינן פוגעות בביצועיו. פתרונות אלו יבחנו הן מבחינת יעילותם והן מבחינת עלות מימושם בחומרה. דרישות:
מקורות:
|
|
205 Physically Secured Authenticated-Encryption מימוש הצפנה מאומתת בטוחהשם המנחה: לוי איתמר אחראי אקדמי: לוי איתמר הרקע לפרויקט:פרויקט זה מתמקד באבטחת המידע המעובד על ידי החומרה (ASICS, FPGAs, uCs). היום, פרט למנגנונים קריפטוגרפיים (סודיות, אימות וכו'..) קיימות שכבות הגנה נוספות לוגית/חומרתית כנגד חילוץ מידע מסווג שאגור/מעובד ברכיבים. האיומים שאנחנו מתגוננים בפניהם הם תקיפות הספק או אלקטרומגנטיות, ניצול אינפורמציה שזולגת ע"י החדרת כשלים, אי-אידיאליות של המערכות הממומשות וכו'. הרעיון הכללי של תקיפות אלו שעל ידי שימוש במידע ממדידות על הרכיבים ניתן לחלץ (למשל) מפתחות ההצפנה שמשמשים להצפנת המידע הסודי שמעובד ברכיבים. בפרויקט זה אנו נממש אלגוריתמים קריפטוגרפים חדשניים להצפנה מאומתת (Authenticated Encryption, AE) ונאבטח אותם חומרתית ע"י שילוב מנגנונים חדשניים עם מנגנונים ידועים. מטרת הפרויקט:ההישגיo המצופים הינם: למידה עמוקה של הבעיה ושיטות ההגנה הקיימות/מוצעות. שילוב מנגנוני הגנה פיסיקאליים/מתמטיים, ביצוע ניתוח סטטיסטי, ניתוח רמת הבטיחות. תכולת בפרויקט:הפרויקט יכלול:
דרישות:
כלים נדרשים שילמדו תוך כדי הפרויקט אם אין ידע קודם:
מקורות:
|
|
206 Low-Cost Authenticated-Encryption הצפנה מאומתת בעלות נמוכהשם המנחה: לוי איתמר אחראי אקדמי: לוי איתמר הרקע לפרויקט:פרויקט זה מתמקד במימוש יעיל של אלגוריתמים קריפטוגרפיים מתקדמים בחומרה. אנו נממש אלגוריתמים קריפטוגרפיים חדשניים להצפנה מאומתת (Authenticated Encryption, AE) מתחרות NIST האחרונה עבור פלטפורמות FPGA \ או ASICs. ספציפית נתמקד באלגורתמי LS/XLS. אלגוריתמים אלו בעלי פוטנציאל אדיר למימוש יעיל בחומרה מבחינת משאבי אנרגיה, מהירות ושטח (למשל עבור אפליקציות IoT). מטרת הפרויקט:ההישגים המצופים הינם: למידה עמוקה של האלגוריתמים. הבנה של פלטפורמות המימוש השונות והכלת טכניקות מימוש מתקדמות לשיפור ביצועים/יעילות. תכולת בפרויקט:הפרויקט יכלול:
דרישות:
כלים נדרשים שילמדו תוך כדי הפרויקט אם אין ידע קודם:
מקורות:
|
|
207 Efficient (and Compensated) True Random Generators for IoT יצרנים רנדומיים יעילים מבוקרים עבור IoTשם המנחה: לוי איתמר אחראי אקדמי: לוי איתמר הרקע לפרויקט:פרויקט זה מתמקד במימוש יעיל של יצרנים רנדומיים פיסיקאליים עבור אפליקציות שדורשות תפוקה רנדומית גדולה בעלות אנרגטית נמוכה. בימינו, לאבטחת המידע המעובד על ידי חומרה (ASICS, FPGAs, uCs), ובנוסף לצורך של מנגנונים קריפטוגרפים סטנדרטיים (סודיות, אימות וכו'..) קיים צורך להגן על המימוש החומרתי של המערכת כנגד חילוץ מידע מסווג שאגור/מעובד ברכיבים. כל צרכים אלו וההגנות המדוברות (על מגוון הספקטרום) דורשות תפוקת ביטים רנדומיים גדולה מאוד בעלות נמוכה. בפרויקט זה אנו נממש יצרנים רנדומיים המסתמכים על עקרונות פיסיקליים, נמדל אותם, נבחן אותם במקרי קצה שונים, נממש מנגנוני פיצוי למקרי קצה אלו ובתקווה נבחן על פלטפורמת FPGA ונייצרם בטכנולוגיית ASICs (שניהם רלוונטיים מאוד לעולם הרכיבים ולאפליקציות IoT וכו'). המטריקות שנשתמש בהם הם אנטרופיה מינימאלית, תפוקה עלות אנרגטית לביט וכו'. מטרת הפרויקט:ההישגיo המצופים הינם: למידה עמוקה של הבעיה והשיטות המוצעות. שיפור המנגנונים הפיסיקאליים והמידול המתמטי, ביצוע ניתוח סטטיסטי, ניתוח רמת הבטיחות ויכולת החדרת הכשלים. מימוש מנגנוני פיצוי. תכולת בפרויקט:
דרישות:
כלים נדרשים שילמדו תוך כדי הפרויקט אם אין ידע קודם:
מקורות:
|
|
/*-->*/ 208 Solving matchbox riddles using formal verification פתרון חידות גפרורים בשיטות אימות פורמלישם המנחה: דר' הלל קוגלר הרקע לפרויקט:בפרויקט נבדוק חידות גפרורים אשר במבט ראשון נראה שפתרונן דורש חשיבה יצירתית, קיימים תתי סוגים של בעיות אשר ניתנות לפתרון באופן אלגוריתמי בעזרת תוכניות מחשב, למשל בכלים של אימות פורמלי. מטרת הפרויקט:עבור משפחות של חידות נבדוק היתכנות ונפתח שיטות של פתרון אלגוריתמי. הפרויקט יכלול גם פיתוח ממשק גרפי להצגה של החידות ודרכי הפתרון. נבדוק גם שיטות ליצור אוטומטי של חידות חדשות. תכולת הפרויקט:לימוד רקע תאורטי ושימוש בכלים של אימות פורמלי. פיתוח ממשק גרפי להצגה של החידות ודרכי הפתרון. פיתוח וממוש של שיטות של פתרון אלגוריתמי לחידות. קורסי קדם:83691 Formal Verification and Synthesis (במקביל לפרויקט) מקורות:
|
פרויקטים נוספים מומלצים |
|
102 2-Party computation resilient to an unknown amount of errors חישוב מבוזר (2 מחשבים) עמיד לכמות לא ידועה מראש של שגיאותשם המנחה: דר' רן גלס אחראי אקדמי: דר' רן גלס הרקע לפרויקט:פרוטוקולי תקשורת אינטראקטיביים מאפשרים לשני מחשבים (או יותר) לבצע חישוב מבוזר מעל רשת תקשורת. לעיתים, קווי התקשורת גורמים להפרעות במידע הנקלט ומשבשים את החישוב. קידוד אינטראקטיבי מאפשר למחשבים לבצע חישובים מבוזרים גם כאשר ערוץ התקשורת ביניהם רועש. קידודים שונים נמדדים בפרמטרים שונים כגון:
מטרת הפרויקט:מרבית סכמות הקידוד חייבות ״לדעת״ מראש מה כמות השגיאות הצפויה, ובהתאם, הן מוסיפות כמות מסוימת של יתירות שבעזרתה מתגברים על הרעש. אבל, אם כמות השגיאות יותר גדולה מהצפוי – החישוב יכשל. מטרת פרויקט זה היא לממש סכמת קידוד אינטראקטיביות המיועדת לעבוד עם כמות שגיאות שאינה ידועה מראש. ״אורך״ החישוב משתנה בצורה אדפטיבית בהתאם לכמות השגיאות שהיו בפועל עד לסיום החישוב בצורה מוצלחת. תכולת בפרויקט:שלבי הפרויקט יכילו:
המימוש יבוצע בשפה עילית כלשהי (C, ג׳אווה, פייתון וכו׳) על גבי מחשב יחיד שידמה את שני המחשבים המתקשרים ואת ערוץ התקשורת ביניהם. דרישות:
מקורות:
|
|
103 Web-based system for learning assembly language. Part I: The Backend מערכת web ללימוד תכנות בשפת סף. חלק א: Backendשם המנחה: דר' רן גלס אחראי אקדמי: דר' רן גלס
הרקע לפרויקט:יכולת תכנות הפכה לאחת המיומנות הנדרשות ביותר במאה ה-21. אנשים רבים ברחבי העולם (לרבות העולם השלישי) מבקשים ללמוד יכולת זו ולהשתלב בפיתוח תוכנה ובתעשייה העילית (ההי-טק). כמענה לצורך זה, גופים רבים מקימים אתרי web חופשיים ללימוד יכולות תכנות, דוגמת code-academy, edX, Udacity, Coursera וכיו״ב. אתרים אלו מציעים קורסי לימוד מקוונים עבור שפות תכנות עילית כגון פייתון , C או ג׳אווה. למרות ריבוי האתרים ללימוד שפות עיליות, לימוד שפות סף ותכנות למערכות embedded כמעט ואינו קיים. זאת למרות ביקוש גבוה בתעשייה למפתחי embedded . מטרת הפרויקט:בפרויקט זה נבנה אתר דוגמת HackerRank (ראו מקור [1]) שיציע לימוד תכנות בשפת סף ו-Embedded. האתר יאפשר למשתמש להירשם ויציע לו ״תרגילים״ ללימוד שפת סף כאשר כל תרגיל בנושא אחר (למשל: שגרות, פסיקות, פעולות חשבוניות). בכל תרגיל, המשתמש יקבל משימה ויידרש לכתוב קוד בתוך חלונית. הקוד שיוגש ע״י המשתמש ייבדק ע״י המערכת אל מול קלטים/פלטים חסויים והציון של המשתמש ייקבע לפי ביצועי הקוד. תכולת בפרויקט:בחלק א׳ של הפרויקט יבנה ה-backend של המערכת: הסטודנטים יידרשו לתכנן ״מערכת בדיקה״ שמקבלת קוד אסמבלר, מריצה אותו על קלטים ידועים, ומדרגת את ביצועיו. כזכור, המשתמש במערכת (שאינו מנוסה בכתיבת קוד) כותב את קוד שפת הסף שהמערכת בודקת. על כן המערכת נדרשת להתמודד עם קוד שגוי, קוד לא תקין (לא מתקמפל), קוד ש״נתקע״, וקוד זדוני. מערכת הבדיקה נדרשת להריץ את הקוד ב״סביבה בטוחה״ שלא תפגע בפעולה השוטפת של השרת עליה המערכת רצה. ככל הנראה יידרש לבנות אמלוטור מתאים לשפת סף או להשתמש בקוד C של האמולטור DosBOX [2] ולפתח את המערכת מעליו דרישות מוקדמות:
מקורות:
|
|
501 Logic Embedding in Sequential Elements שיבוץ לוגיקה באלמנטים סדרתייםשם המנחה: Daniel Vana אחראי אקדמי: Adam Teman הרקע לפרויקט:The continual push for higher clock rates and higher performance has led microprocessor designers in recent years to build superpipelined machines with multiple functional units that can execute operations concurrently. High clock rates in these machines are often achieved with fine granularity pipelining, for which there are relatively few levels of logic per pipeline stage. One direct consequence of this design trend is that the pipeline overhead is becoming more significant. This pipeline overhead is primarily due to the latency of the flip-flop or latch used and the clock skew of the system. While the clock skew varies and in some cases can be used constructively (e.g., routing the clock in the same direction of the data), the latency of the flip-flops cannot be hidden. Another consequence of the aforementioned trend is that the number of flip-flops in the system has increased dramatically. From a few thousand flip-flops in early designs, several tens of thousands of flip-flops is not an uncommon number in current designs. Clearly, an efficient flip-flop design, where the tradeoffs among speed, area, and power are well balanced, with logic embedded, is of fundamental importance. מטרת הפרויקט:Suggesting an improvement in prior art methodology of logic embedding into sequential elements or improved logic-embedded sequential elements. Performing circuit-level electrical simulations, and demonstrating its benefits via a case study. תכולת בפרויקט:The project involves studying one prior-art methodology of logic embedding or a logic-embedded sequential element, suggesting an improvement, performing circuit-level electrical simulations, and if time permits, taping it out. דרישות:
מקורות:https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=760383 |
|
502 Efficient Multiplication Accelerators for RISC-V תכנון מאיצי מכפלים יעילים לRISC-Vשם המנחה: Or Maltabashi אחראי אקדמי: Adam Teman הרקע לפרויקט:RISC-V (pronounced "risk-five") is an open-source hardware instruction set architecture (ISA) based on established reduced instruction set computer (RISC) principles. Multiplication is one of the key operations among DSP applications such as neural networks, communication etc. מטרת הפרויקט:מטרת הפרוייקט הינה לתכנן חומרה ייעודית מבוססת פעולות הכפלה מואצות אשר תשולב בארכיטקטורת הRISC-V ותאפשר לבצע פעולות אריתמטיות נפוצות מתחום הneural networks והDSP. תכולת בפרויקט:הסטודנטים יתכננו מאיצי פעולת הכפלה אשר יתאימו לRISC-V וישלבו אותם בארכיטקטורת המעבד. מאיצים אלו יבצעו את פעולות ההכפלה הנפוצות בתחומי הDSP והNeural networks ויציגו את יעילות המימוש שלהם בהיבטי הספק, מהירות ושטח. דרישות:
מקורות: |
|
503 Efficient Hardware for Artificial Intelligence (AI) applications חומרה יעילה וייעודית לאפליקציות של בינה מלאכותיתשם המנחה: Or Maltabashi אחראי אקדמי: Adam Teman
הרקע לפרויקט:In computer science, artificial intelligence (AI), sometimes called machine intelligence, is intelligence demonstrated by machines. Artificial intelligence (AI) is one of the hot topics over the world. In order to support the technological progress in this area, it is necessary to design dedicated hardware that will address performance and power aspects. מטרת הפרויקט:מטרת הפרוייקט הינה לקחת מעגלים נפוצים מתחום הAI ולשפר אותם הן בארכיטקטורה שלהם והן באופן המימוש הפיזי שלהם על מנת להביא לאופטימיזציה את הביצועים וההספק הנצרך. תכולת בפרויקט:הסטודנטים ילמדו על הבלוקים החומרתיים המרכזיים של הAI. הסטודנטים יחשבו על שיטות לשיפור הארכיטקטורה הקיימת וכן יעלו רעיונות לארכיטקטורות חדשות למימושים השונים בתחום. דרישות:
מקורות:ניתן לקרוא על AI hardware בגוגל |
|
504 Controlled Placement of Pipelined Dot-Product מימוש פיזי נשלט של סכום מכפלות מצונררשם המנחה: Or Maltabashi אחראי אקדמי: Adam Teman
הרקע לפרויקט:Many applications, such as digital-signal processing algorithms and machine learning accelerators, extensively use Dot-Product (DP) calculations to carry out their computations. The physically placement of these macros is done using automatic EDA tool . The algorithms of each step in the EDA tool are written for generic random logic and do not take into account the distinctive structures of specific designs. Therefore, significant room for optimization is left in terms of area, power consumption, tool run-time, and in some cases, even timing. מטרת הפרויקט:מטרת הפרוייקט הינה לתכנן ולכתוב אלגוריתם אוטומטי אשר יבצע את מיקום התאים של הDot-Product בצורה יעילה ואופטימלית תוך התחשבות בחיווט סיגנל השעון של הPipeline. כמו כן, הוצאת תוצאות השוואתיות בין השימוש באלגוריתם לבין השימוש בכלי האוטומטי הקיים היום למדידת השיפור. תכולת בפרויקט:
דרישות:
מקורות:ניתן לקרוא על dot-product ,wallace tree בגוגל. בנוסף ניתן לקרוא על vlsi standard design flow להבנת הflow האוטומטי |
|
508 Guided Physical Implementation of Cordic rotation Unit מימוש פיזי נשלט של יחידת חישוב קואורדינטות מבוססת תאים סטנדרטייםשם המנחה: חנן מרינברג אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:CORDIC is an iterative algorithm for calculating trig functions including sine, cosine, magnitude and phase. It is particularly suited to hardware implementations because it does not require any multiplies. מטרת הפרויקט:בפרוייקט נממש יחידת Cordic יחודית אשר עבורה נפתח אלגוריתמי place and route חדשים אשר ישפרו משמעותית את היחידה בהיבטי מהירות, הספק ושטח אשר לא מושגים בשימוש בכלים האוטומטיים. במטרה להשתלב ביישום פיזי של ארכיטקטורת מעבד ה RISC-V המתפתחת במעבדות ננו בבר אילן. תכולת בפרויקט:בפרוייקט תצטרכו ללמוד היטב את מבנה היחידה, לעבוד על האלגוריתמים לפיתוח, לפתח ארכיטקטורת חומרה מתאימה, וליישמה. להשתמש בכלי CAD מתקדמים בעזרת כלי חדשני למיקום מונחה שפיתחנו בבר-אילן. דרישות:
מקורות: |
|
509 Design and implementation of a bit cell for controlled placement Multi-Ported Standard Cell Memories תכנון ויישום תא זיכרון מורכב עבור ארכיטקטורת זיכרון מרובה גישות מונחה מיקוםשם המנחה: חנן מרינברג אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:זיכרונות הינן אבן הבניין המרכזי בשבבים אלקטרוניים כיום וממומשים במגוון טכנולוגיות עבור צרכים שונים. בפרויקט זה, נתמקד בזיכרונות מרובי גישות הממומשים באמצעות תאים סטנדרטיים. מטרת הפרויקט:בפרויקט נפתח יחידת זיכרון מורכבת ייחודית, המותאמת לבניית זיכרונות אלה. הפרוייקט יכלול חשיבה ותכנון של יחידה המכילה יחידת זיכרון, לוגיקה למספר פורטים לקריאה ולוגיקה למספר פורטים לכתיבה. תכולת בפרויקט:בפרויקט תצטרכו לתכנן את מבנה היחידה, וליישמה. במטרה לשלב בארכיטקטורת זיכרון מרובה גישות המשתמשת בכלי CAD מתקדמים ובעזרת כלי חדשני למיקום מונחה שפיתחנו בבר-אילן. דרישות:
מקורות:Teman, et al. "Power, Area, and Performance Optimization of Standard Cell Memory Arrays Through Controlled Placement" |
|
515 Clock domain crossing synchronization סנכרון בין שעוניםשם המנחה: צחי נוי אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:מערכות סינכרוניות מתבוססות על שעון בתדר יחיד המפעיל את כל חלקי המערכת במערכות מרובות שעונים יש צורך במנגנונים מיוחדים על מנת להעביר מידע בין האזורים השונים בצורה אמינה. מטרת הפרויקט:פיתוח מתודלוגיית סנכרון, מתכנון מעגל ועד סימולציות high level תכולת בפרויקט:לימוד הרקע, סקר ספרות, לימוד/פיתוח כלים מתמטיים לתיאור מעגל הסנכרון. תכנון סימולציה וניתוח התוצאות של המעגל המוצע. דרישות:
מקורות:http://www.sunburst-design.com/papers/CummingsSNUG2008Boston_CDC.pdf |
|
516 elongating Data Retention Time in dynamic memories שיפור זמן שימור מידע בזכרונות דינמייםשם המנחה: צחי נוי אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:אחד החסרונות של זכרונות דינמיים הוא הצורך ברענון המידע. השיטה הקלאסית לרענון נחשבת פסימיסטית ובזבזנית. בפרויקט נחפש דרכים לשפר את זמן הרענון מבלי לפגוע באמינות מטרת הפרויקט:יישום שיטה לשיפור זמן שימור המידע בזכרון דינאמי תכולת בפרויקט:לימוד הרקע, סקר ספרות, סימולציות וניתוח הזליגות והגורמים להן, הצעת דרך להקטין הזליגות או לחילופין לשערך אותן בצורה יותר מדויקת, ולבסוף תכנון זכרון עם זמן שימור ארוך יותר דרישות:
מקורות:BOOK: Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip By Pascal Meinerzhagen, et al. |
|
517 Advanced peripheral circuits and techniques for GC-eDRAM תכנון מנגנוני פריפריה מתקדמים לזיכרונות דינאמייםשם המנחה: רומן גולמן אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:Gain-cell embedded DRAM (GC-eDRAM) is a dynamic storage technology that presents an alternative to standard SRAM for various applications. In this project, novel circuit techniques will be developed for GC-eDRAM based memories to improve performance, power, and area (PPA) costs. מטרת הפרויקט:The project outcome is a novel technique for improving the GC-eDRAM technology תכולת בפרויקט:This work will include the investigation of sophisticated refresh schemes, advanced write-back techniques, and others. This research project will include Virtuoso based simulation in advanced CMOS nodes דרישות:
מקורות:
|
|
518 Improving data integrity in embedded memories by applying algorithmic/statistical methods שיפור שימור מידע בזכרונות מוטמעים בשילוב שיטות אלגוריתמיות/סטטיסטיותשם המנחה: רומן גולמן אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:Gain-cell embedded DRAM (GC-eDRAM) is a memory technology that has been shown to be an interesting alternative to standard SRAM for various applications. One of the drawbacks of this technology is the limited data retention time (DRT) due to parasitic leakage currents. מטרת הפרויקט:The project is a research project with both theoretical and implementation components, intended for both Electrical and Computer Engineering students. תכולת בפרויקט:In this project, the students will model the probability of cell failures and explore the possibilities of improving the DRT through algorithmic approaches mixed with circuit design techniques. דרישות:
מקורות:
|
|
521 In-memory computing using GC-eDRAM ביצוע פעולות חישוביות בזמן קריאת זיכרון דינאמישם המנחה: רומן גולמן אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:Gain-cell embedded DRAM (GC-eDRAM) is a memory technology that has been shown to be an interesting alternative to standard SRAM for various applications. One of the drawbacks of this technology is the limited data retention time (DRT) due to parasitic leakage currents. מטרת הפרויקט:The unique features of the GC-eDRAM memories, require specialized memory block design, but also an opening for implementing in-memory logical computations with very little overhead. For example readout of an logical "NOR" function result for two adjacent memory rows can be performed in such a memory with very little overhead. In this project we aim to design a GC-eDRAM memory that will allow to perform various logical computation with data stored in the memory. תכולת בפרויקט:The students will participate in a development of unique memory design and architecture. They will be required to suggest and implement novel ideas in memory design and run various simulations to prove the suggested memories reliability. דרישות:
מקורות:
|
|
522 Qunatum error correction codes קודים לתיקון שגיאות למחשוב קוואנטישם המנחה: יונתן שושן אחראי אקדמי: פרופ' אלכס פיש הרקע לפרויקט:מחשוב קוואנטי מסתמך על מניפולציות של המצב הקוואנטי (לדוג' ספין אלקטרוני) של התקני qubit. מניפולציות אלה רגישות להפרעות מבחוץ ולכן נדרשת תשתית לתיקון שגיאות. מטרת הפרויקט:בפרויקט זה הסטודנטים ילמדו רקע תיאורטי על קודים קיימים לתיקון שגיאות ויתכננו מעגלים לוגיים המממשים קודים אלה. תכולת בפרויקט:ביצוע סקר ספרות בנושא קודים לתיקון שגיאות במעגלים קוונטיים (qecc). תכנון ומימוש מעגלים לוגיים מתאימים. ביצוע ניתוח ומדידות של המעגלים ובחינת חלופות לשיפור בגמישות התכנון וצריכת ההספק. דרישות:
מקורות:
|
|
523 Advanced Pipeline VLSI implementation מימוש VLSI מתקדם של מערכת מצונרתשם המנחה: Udi Kra אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:טכניקת צינור PIPELINE מיושמת על מנת להגיע לתפוקה מקסימלית של מערכות VLSI ונפוצה במימושים סיפרתיים רבים דוגמת מעבדים, אלא שלטכניקה זו עלות גבוהה בשטח סיליקון בצריכת הספק ומורכבות רשת השעונים המציבים אתגר בפיתוח וממימוש מערכות יעילות. מטרת הפרויקט:הגדרת מתודולוגיות PIPELINE מתקדמת, יישום המתודולוגיה על אבן בניין מרכזי של מעבד , פיתוח כל המרכיבים הנלווים על מנת לאפשר שימוש בתוצר הפרויקט בסביבת פיתוח סטנדרטית הכוללת מודל VERILOG , תהליך סינטזה, ותשתית ורפיקציה. תכולת בפרויקט:חקירת מתודולוגיות PIPELINE מתקדמות המאפשרות יחס תפוקה/עלות אופטימלי ויישום המתודולוגיה על אבני בניין של מערכת עיבוד, מדידה והשוואת ביצועי התכנון לעומת מימושים נפוצים. דרישות:
מקורות:ימסר בהמשך |
|
524 CMOS Image Sensor with Wide Dynamic Range חיישן תמונה עם טווח דינאמי רחבשם המנחה: Matan Assaf אחראי אקדמי: פרופ' אלכס פיש הרקע לפרויקט:The project will deal with CMOS Image Sensors and more specifically, their wide dynamic range capabilities מטרת הפרויקט:Design and fabrication of a CMOS Image Sensor with wide dynamic range capabilities תכולת בפרויקט:The student will work in a Virtuoso environment with the schematic and layout tools, and will help design the necessary blocks for the Image Sensor (such as ADC, readout chain, controller, pixel, etc.) דרישות:
מקורות:https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6865061 |
|
528 Compact Random Number Generator מחולל מספרים אקראיים קומפקטישם המנחה: דוד צוקר זביב אחראי אקדמי: פרופ' אלכס פיש הרקע לפרויקט:Encryption algorithms implemented on chips are vulnerable to power analysis attacks, where by measuring the power consumption of the circuit, the secret key can be extracted. Many countermeasures against these attacks requires random numbers in order to work. As such, the main requirement from the random number generator (RNG) is to be robust against attacks. However, the "level of randomness" (entropy) of the RNG is not a hard requirement. מטרת הפרויקט:The purpose of this project is to design novel RNG on the circuit level that is compact, distributed and have high entropy. תכולת בפרויקט:Iterative process of circuit design, simulations, layout, place&route, post-layout simulations and so on. Additionally, the solution can be prototyped on an FPGA and measured with a working countermeasure. Depending on the progress of the students, they can implement it on a real chip and publish a paper. דרישות:
מקורות: |
|
529 Secured Memory זכרון מוגןשם המנחה: דוד צוקר זביב אחראי אקדמי: פרופ' אלכס פיש הרקע לפרויקט:Cache memories are used in every digital system. Often, the memory holds sensitive information. Recent research show that conventional memories such as 6T SRAM leak information through the power supply, i.e. their content can be recovered by measuring the power supply of the chip. מטרת הפרויקט:The purpose of this project is to research the data leakage paths and to come up with new memory circuits that can reduce it. תכולת בפרויקט:Research, circuit design, standard digital flow. דרישות:
מקורות: |
|
530 Advanced Topics in Hardware Security Countermeasures נושאים מתקדמים בהגנות על מערכות חומרהשם המנחה: דוד צוקר זביב אחראי אקדמי: פרופ' אלכס פיש הרקע לפרויקט:All encryption algorithms are implemented on a silicon die in the physical world. While the algorithm is mathematically secure, there are "side channels" the open through the physical properties of the chip. Side channels can be the power consumption, and EM radiation. By measuring the power consumption of a security chip, the secret information can be recovered. מטרת הפרויקט:The purpose of this project is to explore advanced topics in the field of power analysis attacks and countermeasures, mainly masking countermeasures and high order attacks. תכולת בפרויקט:Research of mathematical advanced mathematics concepts. Implementation of countermeasures on FPGA and running measurements in the lab. דרישות:
מקורות:https://link.springer.com/content/pdf/10.1007/978-3-642-20465-4_6.pdf |
|
531 Physically guided digital design תכן לוגי מונחה מימוש פיזיקלישם המנחה: צחי נוי אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:מחקרים רבים מראים שכלי המיקום והחיווט האוטומטיים מגיעים לתוצאות סאב-אופטימליות. למעשה, במקרים רבים ההיוריסטיקות שבנויות לתוך הכלים עלולות להביא למצב שהכלי אינו מצליח לפתור את הבעיה כלל. ביכולתו של המתכנן המכיר את המבנה, לכוון את הכלים למימוש יעיל יותר או לחילופין לדחוף את הכלים לכיוון הנכון שיהפוך את הבעיה לכריגע ואף בדרך מהירה יותר. מאמרים רבים הראו שבשיטות ידניות ניתן להגיע לתוצאות טובות יותר מהכלים, אך הדבר מצריך מאמצים מרובים ועבודה מאפס בכל פעם שמשנים את התכן או את הטכנולוגיה, מה שהופך את התהליך הידני ללא אטרקטיבי. מטרת הפרויקט:הוספת אוטומציה של שיטת המיקום הידנית. במקום לבצע את המיקום ידנית, נממש הרחבה של שפת תיאור חומרה כך שתרמוז לכלי המימוש כיצד לממש. כלי שיקבל את הרמזים יבצע הצבה ראשונית על בסיס ההכוונה ולאחר מכן ימשיך על פי היוריסטיקות המקובלות. ניתן לקבע את הנחיות המשתמש כקשיחות כלומר שלא ניתנות לשינוי, או לחילופין כדרישות רכות שמאפשרות לכלי לשנות אותם בשלבים מאוחרים. השוואה בין השיטות השונות, ללא כללים, כללים קשיחים וכללים רכים. תכולת בפרויקט:לימוד הרקע התיאורטי, סקר ספרות ומאמרים בנושא בדגש על מבנים רגולריים, ניסויים במימוש ידני מול אוטומטי, זיהוי החוזקות והחולשות של הכלים, פיתוח היוריסטיקה למספר מקרים בהם הכלים מתקשים, הטמעת היוריסטיקה בעזרת שפת הרחבה לשפת תיאור החומרה המאפשרת הצבה אבסולוטית ורלטיבית של תאים ומאפשר הקפדה קשיחה או לא של הכללים. השוואת השיטות השונות, הן מבחינת יכולת הכלים לפתור הבעיה, הן מבחינת שטח ותדר מושג והן מבחינת זמני ריצה. דרישות:
מקורות: |
|
532 Dual Mode Logic for low energy and high performance in standard flow לוגיקת DML לביצועים גבוהים וצריכת אנרגיה נמוכה בתהליך סטנדרטישם המנחה: נתנאל שביט אחראי אקדמי: פרופ' אלכס פיש הרקע לפרויקט:Dual Mode Logic הינה לוגיקה שפותחה בקבוצה שלנו, המשלבת בין לוגיקת cmos הנפוצה, ובין לוגיקה דינמית, ברמת השער (nand/nor וכדומה). בלוגיקה זו קיימים שני מצבי פעולה:
שילוב בין המצבים מביא לשיפור הן במהירות הפעולה והן בצריכת ההספק. עם זאת, היכולת לשילוב בין שני מצבי פעולה מהווה אתגר עבור כלי האוטומציה הרגילים. מטרת הפרויקט:בפרויקט זה יבחנו ויפותחו ארכיטקטורות שונות באמצעות שערי DML בעזרת שימוש בכלי התהליך הסטנדרטי. תכולת בפרויקט:בפרויקט מגוון אפשרויות שונות לשילוב הסטודנטים. מספר דוגמאות: אפשרות ראשונה היא עבודה על כלי תהליך המימוש הסטנדרטי (EDA) והתאמתם לDML. התהליך כולל קרקטריזציה של שערי DML וסינטזה של מערכת תוך שימוש בשערי DML. אפשרות אחרת היא מימוש ארכיטקטורות שונות ע"י שימוש בvirtuoso, השוואת הביצועים בין הארכיטכטורות השונות, וניתוח יתרונות הDML כתלות בארכיטקטורות. דרישות:
מקורות: |
|
537 Tailored IoT solutions for handicapped individuals פתוח מערך IoT לאנשים עם מוגבלויותשם המנחה: ד"ר אברהם שלי וד"ר ססיל יחזקאל אחראי אקדמי: ד"ר אדם תימן הרקע לפרויקט:המוטיבציה לפיתוח הפרויקט נובעת מרצון משותף להציע פתרונות טכנולוגיים לאנשים עם מוגבלויות כדי לשפר את איכות חייהם בשיתוף עם עמותת הציבורית "מילבת" ללא כוונת רווח. מטרת הפרויקט:
תכולת בפרויקט:
דרישות:
מקורות:
|
