פרויקטי גמר - הנדסת מחשבים - המעבדה להגנת סייבר - תשפ"ג

701 Secure Computation with Minimal Disclosure

חישוב בטוח עם חשיפה מינימלית

שם המנחה: כרמית חזאי
אחראי/ת אקדמי/ת: פרופ' כרמית חזאי

הרקע לפרויקט:

חישוב בטוח הינו כלי חשוב בקריפטוגרפיה המאפשר להריץ חישוב ברשת של מחשבים הנמצאים תחת מתקפה, תוך שמירה על תכונות חשובות כמו פרטיות ונכונות. בפרויקט זה נחקור את הפונקציונליות שמחשבת את החיתוך של שתי קבוצות. פרוטוקול בטוח עבור פונקציונליות זו לא מדליף אינפורמציה נוספת מעבר לחיתוך. קיימות אפליקציות רבות הדורשות שחישוב זה יבוצע תוך שמירה על פרטיות. מטרת הפרוייקט היא לחקור מימושים של פונקציה זו במודל מתקפות חזק המאפשר ליריב להשחית את אחד השחקנים ולהתקיף את השחקן השני באופן שרירותי. במודל זה קיים מגוון רחב של פרוטוקולים, תוך שימת דגש על מודלי תקיפה שונים וחקירת סיבוכיות של פרמטרים שונים (כמו תקשורת, חישוב, מספר סיבובים וכו').

מטרת הפרויקט:

המחקר בפרויקט זה מתחלק לשתי מטרות עיקריים. בשלב הראשון והתיאורטי, הסטודנטים ילמדו את היסודות של חישוב בטוח ויוכיחו בטיחות לגבי מספר פרוטוקולים המחשבים את פונקציית החיתוך. המטרה השנייה מתמקדת בחלק המעשי בו הסטודנטים יממשו פרוטוקולים אלו.

תכולת הפרויקט:

במהלך הפרויקט הסטודנטים ירכשו ידע מקיף וחשוב בקריפטוגרפיה וחישוב בטוח. בפרט, ילמדו טכניקות הוכחה ותכנון של פרוטוקולים, כמו גם מודלי תקיפה שונים והגנות מפניהם. המימושים יעשו תוך שימוש ב-open source הבא: http://crypto.biu.ac.il/about-scapi.php

קורסי קדם:

פרוטוקולים קריפטוגרפיים ואבטחת תקשורת 83-685

דרישות נוספות:

מומלץ גם לקחת את יסודות הקריפטוגרפיה 83-658

מקורות:

  1. http://www.pinkas.net/PAPERS/FNP04.pdf
  2. https://eprint.iacr.org/2017/027.pdf

702 Zero-knowledge proofs and cryptographic applications

הוכחות באפס ידיעה ואפליקציות קריפטוגרפיות

שם המנחה: ד״ר מור וייס
אחראי/ת אקדמי/ת:  ד"ר מור וייס

הרקע לפרויקט:

הוכחות באפס ידיעה הן כלי מרכזי בתכנון פרוטוקולים קריפטוגרפיים. הן מאפשרות להוכיח טענות, למשל "אני יודע פתרון לחידת סודוקו" או "אני יודעת את סיסמת הכניסה לחשבון ה-Gmail הזה", מבלי לחשוף שום מידע נוסף מלבד העובדה שהטענה נכונה, ובפרט מבלי לחשוף את הפתרון לחידת הסודוקו או את הסיסמא הסודית לחשבון ה-Gmail.
בשנים האחרונות הוכחות באפס ידיעה מומשו בהקשרים שונים, ומשמשות למשל להבטחת אנונימיות בבלוקצ'יין ובמטבעות דיגיטליים (כלומר, להסתרת פרטי הטרנסאקציה – מי קנה, מה קנה, ממי קנה, ובכמה כסף).

מטרת הפרויקט:

מטרת הפרויקט היא מימוש פרוטוקולים להוכחות באפס ידיעה והשוואה ביניהם. ראשית, ימומשו מספר פרוטוקולים להוכחות באפס ידיעה. לאחר מכן, יגובשו ניסויים שונים שישוו את הפרוטוקולים על דוגמאות קלטים שונות תחת פרמטרים שונים, דוגמת זמן ריצה. המטרה תהיה להבין באלו מקרים עדיף להשתמש בכל אחד מהפרוטוקולים.

במהלך הפרויקט תיחשפו לשיטות עבודה בתחום הקריפטוגרפיה ותצברו ידע רלוונטי ומבוקש מעולם הסייבר.

תכולת הפרויקט:

הפרויקט כולל מספר שלבים:

  1. לימוד רקע תיאורטי על קריפטוגרפיה והוכחות באפס ידיעה.
  2. מימוש בתוכנה של הפרוטוקולים שיילמדו.
  3. הגדרת הפרמטרים להשוואה בין הפרוטוקולים, הגדרת הניסויים והרצתם.

קורסי קדם:

  • מבוא לקריפטוגרפיה

מקורות:

The Foundations of Cryptography - Volume 1: Basic Techniques. Oded Goldreich, Cambridge University Press 2001

703 Security analysis of MPC protocols such as Garbled-Circuits against Side-Channels adversaries and possible evaluation of ZK/OT.

הערכת האבטחה של בניות מולטי-פרטי כגון Garbled Circuits כנגד תוקפים עם גישה לזליגת ערוצי צד ואפשרות בחינה של פרוטוקולי ZK/OT.

שם המנחה: ד"ר איתמר לוי
אחראי/ת אקדמי/ת: דר' איתמר לוי

הרקע לפרויקט:

Secure multi-party computation (MPC) in general and two-party Garbled-Circuits (GC) and their evaluation provide parties the ability to evaluate functions on their joint inputs, while conforming with input-data confidentiality. GC compilers and their respective efficient evaluation have drawn considerable research. Recent advances which significantly reduce communication and computation cost of GCs', include Free-XOR gates and FleXOR with Half-Gates cryptographic primitives. Under such constructions, XOR gates are computed directly without garbling them. Synthesizing a computation to a circuit minimizing non-linear elements on account of linear ones (which are free) is a key for performance improvement for some existing protocols.

Side-channel analysis (SCA) attacks pose a significant security threat to cryptographic devices. To date, GC were considered to be SCA-secure or in some sense leakage-resilient. In this research we will evaluate the validity of such a claim. For the purpose we will utilize advanced SCA tools such as Horizontal attacks (HDPA) mixed with advanced hypothesis building and standard (vertical) SCA tools. Possibly, another extension for the evaluation would be a similar evaluation of Zero-Knowledge/ Oblivious-Transfer protocols sensitivities.

In Cooperation with Prof. Carmit Hazai

מטרת הפרויקט:

הפרויקט רחב מאוד ולא כל סטודנטים יתאימו לבצע בהכרח את כל החלקים של הפרויקט אלא ישתלבו לפי חוזקתם. כתלות בכלים ובקורסים הקודמים של הסטודנטים אפשרות אחת היא לבצע הערכה מתימטית סטטיסטית גרידא (יותר תיאורטית), אפשרות נוספת היא לממש בתכנה את האלגוריתמים ב C, להוריד על סביבת מעבד, לבצע מדידות במעבדה ולבצע הערכת אבטחה ותקיפות ממדידות זליגה במעבדה תו"כ עבודה על הדאטה ועל האלגוריתמיקה. המטרה היא לבחון אספקטים תיאורטיים של מתי המתקפה אפשרית ולמה ולבחון את הפרמטרים השונים תו"כ הגעה למסקנות משמעותיות עם השפעה מחקרית וישומית.

בשיתוף עם פרופ' כרמית חזאי.

תכולת הפרויקט:

  • פיתוח אנליזה.
  • פיתוח תכנה ומימוש.
  • ביצוע מדידות.
  • מימוש אלגוריתמיקה ותקיפות.

קורסי קדם:

  • מבוא לקריפטוגרפיה.
  • מבוא לחומרה בטוחה (אחד מהשניים) - צריך לפחות לקחת בשנה רביעית.

מקורות:

  1. Yakoubov, Sophia. "A gentle introduction to Yao’s Garbled circuits." preprint on webpage at https://web. mit. edu/sonka89/www/papers/2017ygc. pdf (2017).
  2. (for a soft intro - video) https://www.youtube.com/watch?v=FTxh908u9y8

מקורות על תקיפות ערוצי צד ינתנו ע"י המנחה

704 Power Attack and security on co-processor Design

התקפה והגנה על מעבדים משולבי מאיצי חומרה

שם המנחה: Itamar Levi, Oren Ganon
אחראי/ת אקדמי/ת: דר' איתמר לוי

הרקע לפרויקט:

Power Analysis Attacks, aimed at recovering secret cryptographic values, Such attacks exploit the dependence of current of CMOS Integrated Circuits (ICs) on their inputs (e.g., the secret key of a cryptographic circuit)

מטרת הפרויקט:

Crypto co-processors are designed is specifically scenarious where HW is beneficial to perform computationally intensive cryptographic operations, doing so far more efficiently than the general-purpose CPU. There are some coprocessor design that are resistant to power analysis attack, which adds pseudo-operation and exponential randomization masking to defend SPA and DPA

This project is about both attacking and building Power Attack secure co-processors and Cryptographic Accelerator, building on Cadence Processor

תכולת הפרויקט:

Build and analysis Leakage Power Attacks on Cadence processors

קורסי קדם:

  • Course 83253 Logic Design.
  • One of the courses: 83612 or 83313

דרישות נוספות:

The students should take course \ have a basic background of Cryptography , Logic Design ,FPGA, Python\Matlab, Computer Organization \ Embedded System

מקורות:

  1. https://ip.cadence.com/knowledgecenter/know-ten/hwsw/optimized-with-tie
  2. https://ieeexplore.ieee.org/document/5418592

705 LOAD\STORE ASLR Accelerator using standard extendable ISAs

חומרה יעודית לרנדומיזציית גישה לזכרון במעבדים מוטמעים

שם המנחה: Itamar Levi, Oren Ganon
אחראי/ת אקדמי/ת: דר' איתמר לוי

הרקע לפרויקט:

Address Space Layout Randomization is for randomly moving the segments of a program in memory. ASLR aims to prevent an attack from reliably reaching its target memory address
ASLR make it hard to know where to jump to, specially for embedded system (Bare-metal)

מטרת הפרויקט:

This project is about building LOAD\STORE ASLR mechanism for Cadence Processor using HDL language , Profiling and Cryptographic Analysis

תכולת הפרויקט:

הסטודנטים יתמודדו עם מתקפות דרך ממשקי התכנה (op system, multi-user on the same memory space וכו), לדוגמא מתקפות buffer overflow, flush and reload, evict and time וכו'.
לשם כך תמומש האצה לרנדומיזציית הגישה לזכרון \ערבול מתמשך של מרחב הכתובות, בשמירת ערכים ועדכון כתובות. כל זאת בצורה שותפת ובשימוש בתכונות מיוחדות של מעבדים מוטעמים של קיידנס וע"י שימוש ב ISA מיוחד לשם כך.

קורסי קדם:

  • Course 83253 Logic Design.
  • One of the courses: 83612 or 83313

דרישות נוספות:

The students should take course \ have a basic background of Cryptography , Logic Design ,FPGA, Python\Matlab, Computer Organization \ Embedded System

מקורות:

  1. https://ip.cadence.com/knowledgecenter/know-ten/hwsw/optimized-with-tie
  2. https://community.arm.com/arm-community-blogs/b/soc-design-and-simulati…

פרויקטים נוספים מומלצים

807 Differentially Private Clustering Algorithms

אלגוריתמי קלאסטרינג פרטיים

שם המנחה: Or Sheffet
אחראי/ת אקדמי/ת: ד"ר אור שפט

הרקע לפרויקט:

Differential privacy has been established in recent years as the "de-facto" gold standard of privacy preserving data analysis. In this project the students are expected to read, understand, implement and test a differentially private algorithm for locating a cluster / multiple clusters in a given dataset of points in the Euclidean space.

מטרת הפרויקט:

This project is centered around the problem of private data clustering. The students are expected to implement randomized algorithms that deal with clustering, including: noisy counting, above-threshold, locally-sensitive hashing, and randomly chosen axes.

Furthermore, the students are expected to test and compare the performance of said algorithms over multiple datasets.

Academically, the goal of the project is to have the students acquainted with differential privacy (DP) and the high-level ideas of differential privacy, as well as the technical difficulties that arise from the promise of DP.

Practically, the goal is to publish the project's code online, available for researchers world-wide.

תכולת הפרויקט:

The project's main focus is on understanding and implementing a scientific paper in differential privacy.

The project is based on 3 stages:

  1. reading and understanding existing work,
  2. implementation of algorithms in code and
  3. 3.testing empirical performance over synthetic / real-life data.

The main focus of the project is the 1-cluster algorithm of Nissim and Stemmer, composed of multiple building blocks.

The students are required to implement each of these subroutines and then wrap it all together in an algorithm of bounded privacy lose (i.e. a (\epsilon,\delta)-DP algorithm).

קורסי קדם:

  • 83224- מבני נתונים ואלגוריתמים 2
  • 83216- מבוא להסתברות וסטטיסטיקה
  • 83908- פרטיות דפרנציאלית (המומלץ)

מקורות:

  1. arxiv.org/pdf/1804.08001
  2. arxiv.org/pdf/1707.04766
  3. www.cis.upenn.edu/~aaroth/Papers/privacybook.pdf

901 Hardware Cryptographic Accelerator

מאיץ חומרה להצפנה

שם המנחה: Dr. itamar levi , Oren Ganon
אחראי/ת אקדמי/ת: דר' איתמר לוי

הרקע לפרויקט:

There are several benefits to introducing cryptographic acceleration into computing hardware depending on how you got about integrating these systems. for many, the biggest benefit to cryptographic acceleration is that it enables their computing hardware to focus on other operational aspects and this could help to provide a significant boost in hardware performance and operational ability.

Enhanced security is another benefit to be drawn from cryptographic acceleration. By utilizing hardware or software that is not just specifically designed to function within such an environment but has also been rigorously tested by third parties to test the claims made my manufacturers with regards to its capabilities, computational resources can therefore be leveraged to security elements to provide enhanced security.

מטרת הפרויקט:

Cryptographic Accelerator - is a co-processor designed specifically to perform computationally intensive cryptographic operations, doing so far more efficiently than the general-purpose CPU.
This project is about building a Cryptographic Accelerator to Cadence Processor using HDL language , Cryptographic Analysis and Software \ Hardware Profiling

תכולת הפרויקט:

The Students will design and build Cryptographic Accelerator on Cadence processor (in HDL), profiling his performance and produce analysis data for his design

קורסי קדם:

Cryptographic , Logic Design , Computer Organization \ Embedded System

דרישות נוספות:

The students should take course \ have the background of Cryptographic , Logic Design , Computer Organization \ Embedded System

מקורות:

https://ip.cadence.com/knowledgecenter/know-ten/hwsw/optimized-with-tie
https://www.lanner-america.com/blog/cryptographic-acceleration-enhances…

902 Laser Fault Injection Sensing and characterization

חישת החדרת כשלים ע"י לייזר ואפיון השגיאה

שם המנחה: ד"ר איתמר לוי
אחראי/ת אקדמי/ת: ד"ר יואב ויצמן

הרקע לפרויקט:

הפרויקט עוסק בחישת החדרות כשלים למערכות אלקטרוניות. החדרת כשלים מהווה אמצעי עבור תוקפים לחלץ אינפורמציה סודית ממערכות אלקטרוניות קריפטוגרפיות. ע"י חלחול הכשל לערוץ התקשורת ניתן להסיק למשל מפתחות הצפנה. הטכנולוגיה המפותחת מבקשת לאתר החדרת כשלים ולמנוע אפשור ערוץ התקשורת במדה והתגלה.

מטרת הפרויקט:

המטרה היא לספק יכולות חישה דיגיטליות (רלוונטי לשרשרת סייבר \ שרשרת חומרה\ ננו-אלקטרוניקה) בעלות מימוש נמוכה (מעט חומרה) עם רזולוציה מרחבית וזמנית גבוהה ואפיון מודל לשגיאה תחת תנאים שונים.

תכולת הפרויקט:

הסטודנטים יעבדו עם עמדת הלייזר בסביבה אוטומאטית נשלטת ע"י קוד פייטון, יממשו מערכת קריפטוגרפית (למשל הצפנה) על גבי FPGA (או מימוש מעבד פשוט, לתקשורת תכנתית או מימוש ישיר בחמרה) , ויממשו מגוון סנסורים בתכן, יתקשרו עם הרכיב יעריכו את טיב ההגנה ע"י מגוון מטריקות וכו'.

קורסי קדם:

לא חובה עבור תחילת הפרויקט (כלומר פרויקט יכול להתחיל ללא והקורס יילקח תו"כ) - מבוא לקריפטו.
סטודנטים מננו יכולים לקחת במקום מבוא לקריפטו מבוא לחומרה בטוחה תו"כ הפרויקט.

דרישות נוספות:

ידע בפייטון יכול להיות בהחלט לעזר ואנו עושים שימוש בכלי באופן מאסיבי.
מימוש למשל ב VERILOG הוא לא ידע חובה מקדים אך יכול להיות לעזר, במידה וסטודנטים מתאימים יימצאו ואינם מכילים זאת בסט הכלים שלהם נלמדם את הנושא תוך כדי.

מקורות:

  1. file:///C:/Users/user/Downloads/Mirbaha_Amir-Pasha_2011.pdf
  2. https://eprint.iacr.org/2009/575.pdf

יינתנו בפתיחת הפרויקטים מקורות מדויקים.

903 Distributed Clock Synchronization on Grids

סנכרון שעונים מבוזר על גבי סבכות

שם המנחה: Moti Medina
אחראי/ת אקדמי/ת: ד"ר מוטי מדינה

הרקע לפרויקט:

שיטות קיימות לסינכרון שעונים על גבי שבב (למשל, עצי שעונים) הן ריכוזיות ואינן סקלביליות: הפרשי הזמן בין שני שעונים של יחידות סמוכות הוא פרופורציוני לגודל השבב. אנו חוקרים שיטות בהן הפצת השעון נעשית באופן מבוזר (ולא ריכוזי). התהליך של תכנון חומרה לסינכרון שעונים לרוב מתחיל בניסוח אלגוריתם מבוזר תאורטי, ניתוח תאורטי, מימוש האלגוריתמים בחומרה, ולבסוף הדגמה באמצעות סימולציות שאכן המימוש תואם את התאוריה.

מטרת הפרויקט:

בפרוייקט זה נעשה תהליך הפוך! אנו נלמד את שיטת הפצת השעון במאמר המצורף, נחלץ ממנו את אלגוריתם מבוזר ה"חבוי" בו, ננתחו, ונממשו שוב בראייה האלגוריתמית אותה נפתח. כמובן,

עלינו לשחזר את תוצאות המעגל המקורי במימושינו.

תכולת הפרויקט:

  1. למידת המאמר המצורף.
  2. חילוץ אלגוריתם מבוזר "רציף".
  3. תכנון אלגוריתם מבוזר "בדיד".
  4. ניתוח תאורטי של האלגוריתם (ניתוח זמן התכנסות, הפרש שעונים לוקאלי וגלובלי מושג, וכו').
  5. מימוש האלגוריתם בתכן ספרתי.
  6. שחזור תוצאות המאמר.
  7. ריכוז וסיכום התוצאות בפורמט של מאמר.

קורסי קדם:

  • 83681 חומרה מכילה מטסטביליות
  • 83612 מעגלי ומערכות VLSI דיגיטליים

מקורות:

S. Fairbanks and S. Moore, "Self-timed circuitry for global clocking," 11th IEEE International Symposium on Asynchronous Circuits and Systems, 2005, pp. 86-96, doi: 10.1109/ASYNC.2005.29. (https://www.cl.cam.ac.uk/~swm11/papers/async2005.pdf)